JPH0210676B2 - - Google Patents
Info
- Publication number
- JPH0210676B2 JPH0210676B2 JP58157319A JP15731983A JPH0210676B2 JP H0210676 B2 JPH0210676 B2 JP H0210676B2 JP 58157319 A JP58157319 A JP 58157319A JP 15731983 A JP15731983 A JP 15731983A JP H0210676 B2 JPH0210676 B2 JP H0210676B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- switching element
- motor
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ブリツジに接続した駆動用の素子
を導通させてモータを駆動する場合に、電源スイ
ツチをオン、オフしたときにこの駆動用の素子が
同時に各対ともにオンして電源を短絡するのを防
止したモータの制御回路に関する。
を導通させてモータを駆動する場合に、電源スイ
ツチをオン、オフしたときにこの駆動用の素子が
同時に各対ともにオンして電源を短絡するのを防
止したモータの制御回路に関する。
従来、たとえば、エレベータのドア開閉用のモ
ータなどにおいて、２対の駆動用の素子をブリツ
ジに接続し、ブリツジ回路の入力端間に電源を接
続し、ブリツジ回路の出力端間にモータを接続し
ている。各駆動用の素子には、ドライブ回路から
のドライブ信号を供給するようにしている。そし
て、モータを正転させるか、逆転させるかに応じ
て、第１の１対の駆動用の素子をオンさせるか、
第２の１対の駆動用の素子をオンさせるようにし
ている。
ータなどにおいて、２対の駆動用の素子をブリツ
ジに接続し、ブリツジ回路の入力端間に電源を接
続し、ブリツジ回路の出力端間にモータを接続し
ている。各駆動用の素子には、ドライブ回路から
のドライブ信号を供給するようにしている。そし
て、モータを正転させるか、逆転させるかに応じ
て、第１の１対の駆動用の素子をオンさせるか、
第２の１対の駆動用の素子をオンさせるようにし
ている。
このような従来のモータの制御回路において、
電源スイツチをオン、オフしたときには、正、負
の制御電源電圧が最終値の定常状態にないため、
すなわち、電源投入、しや断時に回路の電源が不
安定なため、ドライブ回路が誤動作する。
電源スイツチをオン、オフしたときには、正、負
の制御電源電圧が最終値の定常状態にないため、
すなわち、電源投入、しや断時に回路の電源が不
安定なため、ドライブ回路が誤動作する。
具体的には、第１の１対の駆動用の素子の一つ
と第２の１対の駆動用の素子のうちの一つとが同
時にオンにしてしまい、電源を短絡すると云う不
具合を生じる。
と第２の１対の駆動用の素子のうちの一つとが同
時にオンにしてしまい、電源を短絡すると云う不
具合を生じる。
この発明は、上記従来の欠点を除去するために
なされたもので、電源スイツチのオン、オフ時に
おいて、正の制御電源電圧が負の制御電源電圧よ
りも絶対値で大きい場合は駆動用の素子をしや断
するようにして、電源スイツチのオン、オフ時に
おける電源の短絡を防止できるモータの制御回路
を提案するものである。
なされたもので、電源スイツチのオン、オフ時に
おいて、正の制御電源電圧が負の制御電源電圧よ
りも絶対値で大きい場合は駆動用の素子をしや断
するようにして、電源スイツチのオン、オフ時に
おける電源の短絡を防止できるモータの制御回路
を提案するものである。
以下、この発明のモータの制御回路の実施例に
ついて図面に基づき説明する。図はその一実施例
の構成を示す回路図である。図中のＴはトランス
であり、その１次巻線Ｔ１はスイツチＳ１を介し
て交流電源（図示せず）に接続されるようにして
いる。
ついて図面に基づき説明する。図はその一実施例
の構成を示す回路図である。図中のＴはトランス
であり、その１次巻線Ｔ１はスイツチＳ１を介し
て交流電源（図示せず）に接続されるようにして
いる。
トランスＴは３つの２次巻線Ｔ２〜Ｔ４を有し
ており、２次巻線Ｔ２〜Ｔ４はそれぞれ整流回路
１〜３の入力端に接続されている。整流回路１〜
３の出力端間には、平滑用のコンデンサＣ１〜Ｃ
３が接続されている。
ており、２次巻線Ｔ２〜Ｔ４はそれぞれ整流回路
１〜３の入力端に接続されている。整流回路１〜
３の出力端間には、平滑用のコンデンサＣ１〜Ｃ
３が接続されている。
コンデンサＣ１に並列にモータの界磁巻線MF
が接続されている。図示の実施例におけるモータ
はその用途を限定するものではないが、たとえ
ば、使用例を挙げると、エレベータのドア開閉駆
動用などに使用される。
が接続されている。図示の実施例におけるモータ
はその用途を限定するものではないが、たとえ
ば、使用例を挙げると、エレベータのドア開閉駆
動用などに使用される。
整流回路１の正側の出力端はトランジスタＱ１
とＱ３のコレクタに接続され、整流回路１の負側
の出力端はトランジスタＱ２とＱ４のエミツタに
接続されている。トランジスタＱ１〜Ｑ４はモー
タを駆動する駆動用の素子として使用されるもの
であり、トランジスタＱ１とＱ４で第１の１対を
なし、トランジスタＱ２とＱ３で第２の１対をな
しており、この第１、第２の１対のトランジスタ
Ｑ１〜Ｑ４でブリツジ接続され、その入力端間
に、上述の整流回路１の出力端が接続されてい
る。
とＱ３のコレクタに接続され、整流回路１の負側
の出力端はトランジスタＱ２とＱ４のエミツタに
接続されている。トランジスタＱ１〜Ｑ４はモー
タを駆動する駆動用の素子として使用されるもの
であり、トランジスタＱ１とＱ４で第１の１対を
なし、トランジスタＱ２とＱ３で第２の１対をな
しており、この第１、第２の１対のトランジスタ
Ｑ１〜Ｑ４でブリツジ接続され、その入力端間
に、上述の整流回路１の出力端が接続されてい
る。
トランジスタＱ１のエミツタとトランジスタＱ
２のコレクタが接続点Ｐ１で直結され、トランジ
スタＱ３のエミツタとトランジスタＱ４のコレク
タが接続点Ｐ２で直結されている。両接続点Ｐ１
とＰ２間には、モータの電機子MAが接続されて
いる。
２のコレクタが接続点Ｐ１で直結され、トランジ
スタＱ３のエミツタとトランジスタＱ４のコレク
タが接続点Ｐ２で直結されている。両接続点Ｐ１
とＰ２間には、モータの電機子MAが接続されて
いる。
各トランジスタＱ１〜Ｑ４のベースには、ドラ
イブ回路４〜７の出力端が接続されており、ま
た、トランジスタＱ１〜Ｑ４のエミツタとコレク
タ間には、それぞれフリーホイルダイオードＤ１
〜Ｄ４が接続されている。
イブ回路４〜７の出力端が接続されており、ま
た、トランジスタＱ１〜Ｑ４のエミツタとコレク
タ間には、それぞれフリーホイルダイオードＤ１
〜Ｄ４が接続されている。
一方、一点鎖線１００で包囲した部分はこの発
明によつて新たに付加された部分であり、この発
明の特徴をなすものである。
明によつて新たに付加された部分であり、この発
明の特徴をなすものである。
すなわち、上記整流回路２の負側の出力端と整
流回路３の正側の出力端は接続点Ｐ３で直結さ
れ、両整流回路２，３は直列に接続されている。
流回路３の正側の出力端は接続点Ｐ３で直結さ
れ、両整流回路２，３は直列に接続されている。
整流回路２の正側の出力端は安定化電源８、コ
ンデンサＣ４を介して接続点Ｐ３に接続されてい
るとともに、抵抗Ｒ１を介してトランジスタＱ５
のベースに接続されている。
ンデンサＣ４を介して接続点Ｐ３に接続されてい
るとともに、抵抗Ｒ１を介してトランジスタＱ５
のベースに接続されている。
同様にして、整流回路３の負側の出力端は安定
化電源９およびコンデンサＣ５を介して接続点Ｐ
３に接続されているとともに、抵抗Ｒ２を介して
トランジスタＱ６のベースに接続され、また、こ
の安定化電源９の出力端はトランジスタＱ６のエ
ミツタに接続されている。
化電源９およびコンデンサＣ５を介して接続点Ｐ
３に接続されているとともに、抵抗Ｒ２を介して
トランジスタＱ６のベースに接続され、また、こ
の安定化電源９の出力端はトランジスタＱ６のエ
ミツタに接続されている。
上記安定化電源８は正電圧用の安定化電源であ
り、安定化電源９は負電圧用の安定化電源であ
る。
り、安定化電源９は負電圧用の安定化電源であ
る。
また、トランジスタＱ５，Ｑ６はそれぞれ、ス
イツチＳ１のオン、オフ時における不安定状態で
トランジスタＱ２，Ｑ４が同時にオンになるのを
防止するためのトランジスタである。
イツチＳ１のオン、オフ時における不安定状態で
トランジスタＱ２，Ｑ４が同時にオンになるのを
防止するためのトランジスタである。
トランジスタＱ５のベースは抵抗Ｒ３とダイオ
ードＤ５との並列回路を介して接続点Ｐ３に接続
されており、トランジスタＱ５のエミツタはこの
接続点Ｐ３に直結されている。トランジスタＱ５
のコレクタはダイオードＤ６，Ｄ７を介してそれ
ぞれトランジスタＱ２，Ｑ４のベースに接続され
ている。
ードＤ５との並列回路を介して接続点Ｐ３に接続
されており、トランジスタＱ５のエミツタはこの
接続点Ｐ３に直結されている。トランジスタＱ５
のコレクタはダイオードＤ６，Ｄ７を介してそれ
ぞれトランジスタＱ２，Ｑ４のベースに接続され
ている。
トランジスタＱ６のコレクタは抵抗Ｒ３を経て
トランジスタＱ５のベースに接続されている。ま
た、このトランジスタＱ６のベースはツエナーダ
イオードDZおよび抵抗Ｒ４を介して接続点Ｐ３
に接続されている。即ち、上記トランジスタＱ
５，Ｑ６、抵抗Ｒ１〜Ｒ５、ダイオードＤ５〜Ｄ
７及びツエナーダイオードDZは、コンパレータ
回路１００を形成するもので、負の制御電圧を監
視し、該負の制御電圧が基準値（ツエナーダイオ
ードDZで設定される）以下の時、トランジスタ
Ｑ６をオフ、トランジスタＱ５をオンにしてトラ
ンジスタＱ２，Ｑ４の入力側（ベース）をアース
電位に落とし、トランジスタＱ２，Ｑ４がオンに
なるのを防止する。
トランジスタＱ５のベースに接続されている。ま
た、このトランジスタＱ６のベースはツエナーダ
イオードDZおよび抵抗Ｒ４を介して接続点Ｐ３
に接続されている。即ち、上記トランジスタＱ
５，Ｑ６、抵抗Ｒ１〜Ｒ５、ダイオードＤ５〜Ｄ
７及びツエナーダイオードDZは、コンパレータ
回路１００を形成するもので、負の制御電圧を監
視し、該負の制御電圧が基準値（ツエナーダイオ
ードDZで設定される）以下の時、トランジスタ
Ｑ６をオフ、トランジスタＱ５をオンにしてトラ
ンジスタＱ２，Ｑ４の入力側（ベース）をアース
電位に落とし、トランジスタＱ２，Ｑ４がオンに
なるのを防止する。
次に、以上のように構成されたこの発明のモー
タの制御回路の動作について説明する。いま、ス
イツチＳ１（電源スイツチ）をオンにして、負の
電圧が先に立ち上がつた場合、あるいはスイツチ
Ｓ１をオフして負の電圧が後から立ち下がる場
合、例えば、ドライブ回路４〜７を負電源回路で
構成し、最終段で電圧変換し出力が正負電圧にな
るようにした場合、ドライブ回路の出力が負でオ
フ信号でなければならないところ、正電圧に比べ
負電圧の絶対値が低く、負電圧がドライブ回路を
駆動する電圧値まで達していない時は、ドライブ
回路は動作しないが、最終段の出力のみ反転して
オン信号を発生してしまう。また、逆に正電源回
路でドライブ回路を構成し、最終段で出力が正負
電圧になるよう電圧変換しても、上記と同様に負
電圧が一定値以下であると、回路構成によつては
電圧変換回路がオン出力となり、トランジスタＱ
１，Ｑ２又はＱ３，Ｑ４にオン信号が入力される
ことになつて、トランジスタＱ１，Ｑ２又はＱ
３，Ｑ４が導通して電源を短絡することになる。
タの制御回路の動作について説明する。いま、ス
イツチＳ１（電源スイツチ）をオンにして、負の
電圧が先に立ち上がつた場合、あるいはスイツチ
Ｓ１をオフして負の電圧が後から立ち下がる場
合、例えば、ドライブ回路４〜７を負電源回路で
構成し、最終段で電圧変換し出力が正負電圧にな
るようにした場合、ドライブ回路の出力が負でオ
フ信号でなければならないところ、正電圧に比べ
負電圧の絶対値が低く、負電圧がドライブ回路を
駆動する電圧値まで達していない時は、ドライブ
回路は動作しないが、最終段の出力のみ反転して
オン信号を発生してしまう。また、逆に正電源回
路でドライブ回路を構成し、最終段で出力が正負
電圧になるよう電圧変換しても、上記と同様に負
電圧が一定値以下であると、回路構成によつては
電圧変換回路がオン出力となり、トランジスタＱ
１，Ｑ２又はＱ３，Ｑ４にオン信号が入力される
ことになつて、トランジスタＱ１，Ｑ２又はＱ
３，Ｑ４が導通して電源を短絡することになる。
そこで、本実施例では、負の制御電圧を監視す
るコンパレータ回路１００を設けることにより、
負の制御電圧がドライブ回路を安定に動作させる
のに充分高くなれば、即ち基準値以下であれば、
トランジスタＱ６のオフによりトランジスタＱ５
をオンさせ、トランジスタＱ１〜Ｑ４をオフさせ
る。また、上記負の制御電圧が高い時は、トラン
ジスタＱ６をオンさせ、トランジスタＱ５をオフ
させてトランジスタＱ１〜Ｑ４を正常に動作させ
る。以下により、スイツチＳ１のオン、オフ時に
おける不安定状態でドライブ回路４〜７の出力が
「Ｈ」レベルに浮上ることがなくなり、これに伴
い電源の短絡を防止できる。
るコンパレータ回路１００を設けることにより、
負の制御電圧がドライブ回路を安定に動作させる
のに充分高くなれば、即ち基準値以下であれば、
トランジスタＱ６のオフによりトランジスタＱ５
をオンさせ、トランジスタＱ１〜Ｑ４をオフさせ
る。また、上記負の制御電圧が高い時は、トラン
ジスタＱ６をオンさせ、トランジスタＱ５をオフ
させてトランジスタＱ１〜Ｑ４を正常に動作させ
る。以下により、スイツチＳ１のオン、オフ時に
おける不安定状態でドライブ回路４〜７の出力が
「Ｈ」レベルに浮上ることがなくなり、これに伴
い電源の短絡を防止できる。
このとき、ドライブ回路４と７あるいは５と６
の出力が「Ｈ」レベルになつており、ドライブ回
路４と７の出力が「Ｈ」レベルのとき、トランジ
スタＱ１とＱ４がオンとなる。これにより、整流
回路１の正側の出力端−トランジスタＱ１−モー
タの電機子MA−トランジスタＱ４−整流回路１
の負側の出力端の回路に電流が流れ、モータが正
常に駆動される。
の出力が「Ｈ」レベルになつており、ドライブ回
路４と７の出力が「Ｈ」レベルのとき、トランジ
スタＱ１とＱ４がオンとなる。これにより、整流
回路１の正側の出力端−トランジスタＱ１−モー
タの電機子MA−トランジスタＱ４−整流回路１
の負側の出力端の回路に電流が流れ、モータが正
常に駆動される。
また、ドライブ回路５，６の出力が「Ｈ」レベ
ルのとき、トランジスタＱ２，Ｑ３がオンとなつ
て、整流回路１の正側の出力端−トランジスタＱ
３−モータの電機子MA−トランジスタＱ２−整
流回路１の負側の出力端の回路により、モータの
電動子MAに電流が流れ、モータが正常に駆動さ
れる。
ルのとき、トランジスタＱ２，Ｑ３がオンとなつ
て、整流回路１の正側の出力端−トランジスタＱ
３−モータの電機子MA−トランジスタＱ２−整
流回路１の負側の出力端の回路により、モータの
電動子MAに電流が流れ、モータが正常に駆動さ
れる。
次に、スイツチＳ１をオンまたはオフして、正
の電圧が先に立ち上がつた場合、あるいは正の電
圧が後から立ち下がる場合について述べる。
の電圧が先に立ち上がつた場合、あるいは正の電
圧が後から立ち下がる場合について述べる。
この場合、安定化電源８の出力電圧がトランジ
スタＱ５のベース、エミツタ間電圧VBE以上にな
れば、このトランジスタＱ５がオンして、トラン
ジスタＱ２のベースはダイオードＤ６とトランジ
スタＱ５を通して短絡される。これと同時に、ト
ランジスタＱ４のベースもダイオードＤ７とトラ
ンジスタＱ５を通して短絡される。
スタＱ５のベース、エミツタ間電圧VBE以上にな
れば、このトランジスタＱ５がオンして、トラン
ジスタＱ２のベースはダイオードＤ６とトランジ
スタＱ５を通して短絡される。これと同時に、ト
ランジスタＱ４のベースもダイオードＤ７とトラ
ンジスタＱ５を通して短絡される。
したがつて、トランジスタＱ１とＱ４のオン時
にトランジスタＱ２が同時にオンになつたり、あ
るいはトランジスタＱ２とＱ３のオン時に同時に
トランジスタＱ４が同時にオンになつて電源を短
絡することがなくなる。
にトランジスタＱ２が同時にオンになつたり、あ
るいはトランジスタＱ２とＱ３のオン時に同時に
トランジスタＱ４が同時にオンになつて電源を短
絡することがなくなる。
また、正の電圧の立ち下がりが負の電圧よりも
遅れるときも同じである。そして、負の電圧を−
Vccとし、トランジスタＱ６のベースに接続され
ているツエナーダイオードDZのツエナー電圧を
Vzとしたとき、ツエナー電圧Vz＞Vcc／２に設
定しておけば、この負の電圧−Vccがツエナー電
圧Vz以上になるまでは、トランジスタＱ６，Ｑ
５がオンにならず、したがつて、トランジスタＱ
２，Ｑ４のベース回路の短絡が行われない。
遅れるときも同じである。そして、負の電圧を−
Vccとし、トランジスタＱ６のベースに接続され
ているツエナーダイオードDZのツエナー電圧を
Vzとしたとき、ツエナー電圧Vz＞Vcc／２に設
定しておけば、この負の電圧−Vccがツエナー電
圧Vz以上になるまでは、トランジスタＱ６，Ｑ
５がオンにならず、したがつて、トランジスタＱ
２，Ｑ４のベース回路の短絡が行われない。
なお、上記実施例では、２対のトランジスタＱ
１とＱ４，Ｑ２とＱ３をブリツジに接続してモー
タを駆動する場合について例示したが、これらの
トランジスタＱ１〜Ｑ４に代えて駆動用の素子と
して、MOSFETをブリツジ接続にしてもよい。
１とＱ４，Ｑ２とＱ３をブリツジに接続してモー
タを駆動する場合について例示したが、これらの
トランジスタＱ１〜Ｑ４に代えて駆動用の素子と
して、MOSFETをブリツジ接続にしてもよい。
以上のように、この発明のエレベータの制御回
路によれば、２対の駆動用の素子をブリツジ接続
してブリツジ回路の入力端に電源を加え、出力端
にモータを接続して１対ずつ駆動用の素子をオン
にしてモータを駆動する場合において、電源スイ
ツチのオンまたはオフ時に負の制御電源電圧が一
定値に達しないかぎり各対の駆動用の素子のいず
れか一方の入力回路を短絡するようにしてオフ状
態となるようにしたので、電源スイツチのオンま
たはオフ時の電源が正常に立ち上がるまでの不安
定なときに、電源を短絡することが防止できる。
路によれば、２対の駆動用の素子をブリツジ接続
してブリツジ回路の入力端に電源を加え、出力端
にモータを接続して１対ずつ駆動用の素子をオン
にしてモータを駆動する場合において、電源スイ
ツチのオンまたはオフ時に負の制御電源電圧が一
定値に達しないかぎり各対の駆動用の素子のいず
れか一方の入力回路を短絡するようにしてオフ状
態となるようにしたので、電源スイツチのオンま
たはオフ時の電源が正常に立ち上がるまでの不安
定なときに、電源を短絡することが防止できる。
図はこの発明のモータの制御回路の一実施例の
回路図である。 １〜３……整流回路、４〜７……ドライブ回
路、８，９……安定化電源、Ｑ１〜Ｑ６……トラ
ンジスタ、Ｄ１〜Ｄ６……ダイオード、DZ……
ツエナーダイオード、MA……モータの電機子、
MF……モータの界磁巻線、Ｓ１……スイツチ。
回路図である。 １〜３……整流回路、４〜７……ドライブ回
路、８，９……安定化電源、Ｑ１〜Ｑ６……トラ
ンジスタ、Ｄ１〜Ｄ６……ダイオード、DZ……
ツエナーダイオード、MA……モータの電機子、
MF……モータの界磁巻線、Ｓ１……スイツチ。
Claims (1)
- 【特許請求の範囲】 １ スイツチを介して交流電源に接続される１次
巻線と第１、第２、及び第３の２次巻線とを有す
るトランス、 このトランスの第１、第２、及び第３の２次巻
線に各々接続される第１、第２、及び第３の整流
回路、 第１及び第２の入出力端子を有するモータ、 このモータの第１の入出力端子に出力電極が、
上記第１の整流回路の正電圧出力端子に入力電極
が各々接続された第１のスイツチング素子、 上記モータの第１の入出力端子に入力電極が、
上記第１の整流回路の負電圧出力端子に出力電極
が各々接続された第２のスイツチング素子、 上記モータの第２の入出力端子に出力電極が、
上記第１の整流回路の正電圧出力端子に入力電極
が各々接続された第３のスイツチング素子、 上記モータの第２の入出力端子に入力電極が、
上記第１の整流回路の負電圧出力端子に出力電極
が各々接続された第４のスイツチング素子、 これら第１乃至第４のスイツチング素子の制御
電極に出力端が接続され、上記モータを正転させ
るときには、上記第１及び第４のスイツチング素
子を導通させるとともに上記第２及び第３のスイ
ツチング素子を非導通とし、上記モータを逆転さ
せるときには、上記第２及び第３のスイツチング
素子を導通させるとともに上記第１及び第４のス
イツチング素子を非導通とするドライブ回路、 このドライブ回路の出力端に入力電極が、上記
第２の整流回路の正電圧出力端子に制御電極が、
上記第２の整流回路の負電圧出力端子に出力電極
が各々接続された第５のスイツチング素子、 この第５のスイツチング素子の制御電極に入力
電極が、上記第３の整流回路の負電圧出力端子に
制御電極及び出力電極が各々接続された第６のス
イツチング素子、 この第６のスイツチング素子の制御電極と上記
第５のスイツチング素子の制御電極との間に接続
され、第６のスイツチング素子の制御電極の電圧
が第５のスイツチング素子の制御電極の電圧より
所定値以上小さくなると導通する素子を備えてな
るモータの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157319A JPS6051497A (ja) | 1983-08-29 | 1983-08-29 | モ−タの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157319A JPS6051497A (ja) | 1983-08-29 | 1983-08-29 | モ−タの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051497A JPS6051497A (ja) | 1985-03-22 |
| JPH0210676B2 true JPH0210676B2 (ja) | 1990-03-09 |
Family
ID=15647090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157319A Granted JPS6051497A (ja) | 1983-08-29 | 1983-08-29 | モ−タの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051497A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2542458B2 (ja) * | 1990-09-17 | 1996-10-09 | 出光石油化学株式会社 | ポリカ―ボネ―トの製造方法 |
| US6943510B2 (en) * | 2001-08-06 | 2005-09-13 | Black & Decker Inc. | Excitation circuit and control method for flux switching motor |
-
1983
- 1983-08-29 JP JP58157319A patent/JPS6051497A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6051497A (ja) | 1985-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0279773A (ja) | 電源制御回路 | |
| JPH0210676B2 (ja) | ||
| EP0061730A2 (en) | Transistor inverter device | |
| JPH0729739Y2 (ja) | Ｆｅｔ駆動回路 | |
| JPS635436Y2 (ja) | ||
| JPS5843436Y2 (ja) | 駆動回路 | |
| JPH0431830Y2 (ja) | ||
| JP3033862B2 (ja) | スイッチング素子の誤動作防止回路 | |
| JPS6144387Y2 (ja) | ||
| JPH0521996Y2 (ja) | ||
| JPH0424954B2 (ja) | ||
| JPH02266872A (ja) | インバータ装置 | |
| JPH0431829Y2 (ja) | ||
| JP3151805B2 (ja) | 過電圧保護回路 | |
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| JP2811377B2 (ja) | 交流電源装置 | |
| JPS6268090A (ja) | 無刷子直流電動機 | |
| JPH0724947Y2 (ja) | ゲートドライブ回路 | |
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JP3226457B2 (ja) | 直流モ−タの駆動回路 | |
| JP3421516B2 (ja) | インバータ装置 | |
| SU1226584A2 (ru) | Двухтактный транзисторный инвертор | |
| JPH0222724Y2 (ja) | ||
| JPS61196720A (ja) | モ−タ保護回路 | |
| JPS6260468A (ja) | 電源装置 |