JPH02108326A - カウンタラツチ回路 - Google Patents
カウンタラツチ回路Info
- Publication number
- JPH02108326A JPH02108326A JP26192588A JP26192588A JPH02108326A JP H02108326 A JPH02108326 A JP H02108326A JP 26192588 A JP26192588 A JP 26192588A JP 26192588 A JP26192588 A JP 26192588A JP H02108326 A JPH02108326 A JP H02108326A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- latch
- level
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同期式カウンタの出力データをラッチするカ
ウンタラッチ回路に関するものである。
ウンタラッチ回路に関するものである。
第５図は従来のカウンタラッチ回路を示した回路図であ
る。図において、１はカウンタクロツタ入力、２．３は
インバータ、４はカウンタラッチ入力、５ａ、６はＤフ
リップフロップ、７は同期式カウンタ、８はカウンタデ
ータをランチするラッチレジスタ、９．〜９゜はデータ
出力、１０はＤフリップフロップ５ａ、６のリセット信
号入力である。ここで、同期式カウンタ７及びラッチレ
ジスタ８に付しである記号は端子名であり、それぞれＴ
はトリガ入力、Ｑ０〜Ｑ７はカウンタデータ出力、Ｅは
ラッチイネーブル入力、Ｄ０〜Ｄ、。
る。図において、１はカウンタクロツタ入力、２．３は
インバータ、４はカウンタラッチ入力、５ａ、６はＤフ
リップフロップ、７は同期式カウンタ、８はカウンタデ
ータをランチするラッチレジスタ、９．〜９゜はデータ
出力、１０はＤフリップフロップ５ａ、６のリセット信
号入力である。ここで、同期式カウンタ７及びラッチレ
ジスタ８に付しである記号は端子名であり、それぞれＴ
はトリガ入力、Ｑ０〜Ｑ７はカウンタデータ出力、Ｅは
ラッチイネーブル入力、Ｄ０〜Ｄ、。
はラッチレジスタデータ入力、Ｑ０〜Ｑ７はランチレジ
スタ出力を示している。
スタ出力を示している。
次に、従来のカウンタラッチ回路の動作について説明す
る。同期式カウンタ７はカウンタクロック人力１のｒＬ
ＪレベルからｒＨＪレベルへの立上がりにより、カウン
タデータが１カウント進む。
る。同期式カウンタ７はカウンタクロック人力１のｒＬ
ＪレベルからｒＨＪレベルへの立上がりにより、カウン
タデータが１カウント進む。
ここで、カウンタラッチ人力４からカウンタラッチ命令
が入力されないときは、ラッチレジスタ８のイネーブル
端子ＥはｒＨＪレベルとなっており、同期式カウンタ７
のカウンタデータＱ０〜Ｑ７がそのままデータ出力９．
〜９゜へ出力される。カウンタラッチ命令はカウンタラ
ッチ人力４を「Ｌ」レベルからｒＨＪレベルへ立ち上げ
ることにより行なわれ、このカウンタラッチ命令が入力
されると、Ｄフリップフロップ５ａのＱ出力信号ｆ、が
ｒＨＪとなる。次に、カウンタクロック人力ｌはｒＨＪ
レベルからｒＬＪレベルに立ち下がるとインバータ２の
出力ｆ４がｒＬＪレベルからｒＨＪレベルに立ち上がる
。これにより、Ｄフリップフロップ６のＱＣ出力ｆｂが
「Ｌ」レベルとなり、ラッチレジスタ８のイネーブル端
子ＥがｒＬＪレベルとなる。このとき、ランチレジスタ
４は同期式カウンタのカウンタデータをラッチし、Ｄフ
リップフロップ５ａ、６がリセット人力１０によりリセ
ットされるまでの間、データを保持してデータ出力９．
〜９゜へ出力する。
が入力されないときは、ラッチレジスタ８のイネーブル
端子ＥはｒＨＪレベルとなっており、同期式カウンタ７
のカウンタデータＱ０〜Ｑ７がそのままデータ出力９．
〜９゜へ出力される。カウンタラッチ命令はカウンタラ
ッチ人力４を「Ｌ」レベルからｒＨＪレベルへ立ち上げ
ることにより行なわれ、このカウンタラッチ命令が入力
されると、Ｄフリップフロップ５ａのＱ出力信号ｆ、が
ｒＨＪとなる。次に、カウンタクロック人力ｌはｒＨＪ
レベルからｒＬＪレベルに立ち下がるとインバータ２の
出力ｆ４がｒＬＪレベルからｒＨＪレベルに立ち上がる
。これにより、Ｄフリップフロップ６のＱＣ出力ｆｂが
「Ｌ」レベルとなり、ラッチレジスタ８のイネーブル端
子ＥがｒＬＪレベルとなる。このとき、ランチレジスタ
４は同期式カウンタのカウンタデータをラッチし、Ｄフ
リップフロップ５ａ、６がリセット人力１０によりリセ
ットされるまでの間、データを保持してデータ出力９．
〜９゜へ出力する。
第６図（ａ）〜（ｆ）は第５図の各部の信号を示したタ
イミングチャートである。図において、第６図（ａ）は
カウンタクロック人力１の信号波形、同図（ｂ）はカウ
ンタラッチ人力４の信号波形、同図（Ｃ）は同期式カウ
ンタ７におけるカウンタデータの概略を示した信号波形
、同図（ｄ）は出力信号ｆ４の波形、同図（ｅ）は出力
信号ｆ、の波形、同図（ｆ）は出力信号ｆ、の波形であ
る。ここで、記号Ａは任意のカウンタデータ、記号Ｂは
任意のカウンタデータＡの次のカウンタデータを示して
いる。また、記号Ｉはカウンタクロック人力１がｒＬＪ
レベルのときにカウンタラッチ人力４がｒＬＪレベルか
らｒＨＪレベルに立ち上がる場合のタイミング領域、記
号■はカウンタクロック人力１がｒＬＪレベルからｒＨ
Ｊレベルに立ち上がった直後、即ちカウンタの遷移期間
（記号Ｔ）でカウンタラッチ人力４がｒＬＪレベルから
ｒＨＪレベルに立ち上がる場合のタイミング動作、記号
■はカウンタクロック人力１が「Ｈ」レベルのときにカ
ウンタラッチ人力４が「Ｌ」レベルからｒＨＪレベルに
立ち上がる場合のタイミング動作を示している。
イミングチャートである。図において、第６図（ａ）は
カウンタクロック人力１の信号波形、同図（ｂ）はカウ
ンタラッチ人力４の信号波形、同図（Ｃ）は同期式カウ
ンタ７におけるカウンタデータの概略を示した信号波形
、同図（ｄ）は出力信号ｆ４の波形、同図（ｅ）は出力
信号ｆ、の波形、同図（ｆ）は出力信号ｆ、の波形であ
る。ここで、記号Ａは任意のカウンタデータ、記号Ｂは
任意のカウンタデータＡの次のカウンタデータを示して
いる。また、記号Ｉはカウンタクロック人力１がｒＬＪ
レベルのときにカウンタラッチ人力４がｒＬＪレベルか
らｒＨＪレベルに立ち上がる場合のタイミング領域、記
号■はカウンタクロック人力１がｒＬＪレベルからｒＨ
Ｊレベルに立ち上がった直後、即ちカウンタの遷移期間
（記号Ｔ）でカウンタラッチ人力４がｒＬＪレベルから
ｒＨＪレベルに立ち上がる場合のタイミング動作、記号
■はカウンタクロック人力１が「Ｈ」レベルのときにカ
ウンタラッチ人力４が「Ｌ」レベルからｒＨＪレベルに
立ち上がる場合のタイミング動作を示している。
さて、図中記号■、■の場合は、カウンタデータがＡか
らＢに変化するとき、またはカウンタデータＢのときに
カウンタラッチ人力４が入力され、それぞれカウンタデ
ータＢをラッチするので問題はない。しかし、記号■の
場合は、カウンタデータがＡのときにカウンタラッチ人
力４が入力しているにも係わらず、出力信号ｆ６がカウ
ンタデータＢのタイミングで立ち下がるので、このカウ
ンタデータＢがラッチレジスタ８にラッチされるという
問題がある。このため、従来のカウンタラッチ回路は、
２分の１の確率でカウンタラッチ人力４が入力されたと
きのカウンタデータＡではなく、１つのカウントが進ん
だ次のカウンタデータＢをラッチしてしまうという欠点
があった。
らＢに変化するとき、またはカウンタデータＢのときに
カウンタラッチ人力４が入力され、それぞれカウンタデ
ータＢをラッチするので問題はない。しかし、記号■の
場合は、カウンタデータがＡのときにカウンタラッチ人
力４が入力しているにも係わらず、出力信号ｆ６がカウ
ンタデータＢのタイミングで立ち下がるので、このカウ
ンタデータＢがラッチレジスタ８にラッチされるという
問題がある。このため、従来のカウンタラッチ回路は、
２分の１の確率でカウンタラッチ人力４が入力されたと
きのカウンタデータＡではなく、１つのカウントが進ん
だ次のカウンタデータＢをラッチしてしまうという欠点
があった。
本発明は上記の欠点を解決するためになされたもので、
カウンタの遷移期間にラッチすることなく、カウンタラ
ッチ命令が入力されたときのカウンタ値をラッチするこ
とができるカウンタラッチ回路を得ることを目的とする
。
カウンタの遷移期間にラッチすることなく、カウンタラ
ッチ命令が入力されたときのカウンタ値をラッチするこ
とができるカウンタラッチ回路を得ることを目的とする
。
本発明に係るカウンタラッチ回路は、同期式カウンタの
クロック信号を入力し同期式カウンタの任意のデータか
ら次のデータに変化する遷移期間中特定信号を出力する
ワンショット回路と、ワンショット回路の出力信号とカ
ウンタラッチ命令とを入力してラッチタイミング信号を
出力するタイミング制御回路とを備えている。
クロック信号を入力し同期式カウンタの任意のデータか
ら次のデータに変化する遷移期間中特定信号を出力する
ワンショット回路と、ワンショット回路の出力信号とカ
ウンタラッチ命令とを入力してラッチタイミング信号を
出力するタイミング制御回路とを備えている。
タイミング制御回路は、ワンショット回路からの特定信
号がカウンタラッチ命令が入力されたときに入力すると
、カウンタラッチを実行するラッチタイミング信号を出
力する。
号がカウンタラッチ命令が入力されたときに入力すると
、カウンタラッチを実行するラッチタイミング信号を出
力する。
以下、本発明の実施例を図について説明する。
第１図は本発明に係る実施例を示したカウンタラッチ回
路の回路図である。図において、第５図と同一部分には
同一符号を付する。１０はＤフリップフロップ５ａのリ
セット信号、１１はワンショット回路、１２はＮＡＮＤ
ゲート、１３ａ 〜１３ｅはインバータである。ここで
、１３ａ−１３ｅは、カウンタクロック人力１がｒＬＪ
レベルからｒＨＪレベルに立ち上がってから同期式カウ
ンタの出力データＱＯ〜Ｑｎのうち最も遅く変化する信
号が確定するまでの時間以上の遅延時間を有する遅延回
路を構成している。また、１４はＤフリップフロップ５
ａ、Ｎ’ＡＮＤゲート１５．ＳＲクラッチ６から構成さ
れたカウンタラッチのタイミング制御回路である。
路の回路図である。図において、第５図と同一部分には
同一符号を付する。１０はＤフリップフロップ５ａのリ
セット信号、１１はワンショット回路、１２はＮＡＮＤ
ゲート、１３ａ 〜１３ｅはインバータである。ここで
、１３ａ−１３ｅは、カウンタクロック人力１がｒＬＪ
レベルからｒＨＪレベルに立ち上がってから同期式カウ
ンタの出力データＱＯ〜Ｑｎのうち最も遅く変化する信
号が確定するまでの時間以上の遅延時間を有する遅延回
路を構成している。また、１４はＤフリップフロップ５
ａ、Ｎ’ＡＮＤゲート１５．ＳＲクラッチ６から構成さ
れたカウンタラッチのタイミング制御回路である。
次に、本実施例におけるカウンタラッチ回路の動作につ
いて説明する。まず、同期式カウンタ７およびランチレ
ジスタ８は、第５図と同一の動作を行なう。ここで、ワ
ンショット回路１１は、クロック人力１がｒＬＪレベル
からｒＨＪレベルに立ち上がると、その立ち上がったと
きからインバータ１３ａ−１３ｅで構成されている遅延
回路の遅延時間分のｒＬＪレベルのワンショットパルス
をワンショット回路出力ｆ、に発生する。このため、ワ
ンショット回路出力ｆ、にはカウンタの遷移期間にｒＬ
Ｊレベルとなる信号が出力される。
いて説明する。まず、同期式カウンタ７およびランチレ
ジスタ８は、第５図と同一の動作を行なう。ここで、ワ
ンショット回路１１は、クロック人力１がｒＬＪレベル
からｒＨＪレベルに立ち上がると、その立ち上がったと
きからインバータ１３ａ−１３ｅで構成されている遅延
回路の遅延時間分のｒＬＪレベルのワンショットパルス
をワンショット回路出力ｆ、に発生する。このため、ワ
ンショット回路出力ｆ、にはカウンタの遷移期間にｒＬ
Ｊレベルとなる信号が出力される。
また、タイミング制御回路１４では、カウンタラッチ人
力４が「Ｌ」レベルからｒＨＪレベルに立ち上がると、
Ｄフリップフロップ５ａのＱ出力ｆ２が「Ｈ」レベルと
なる。このとき、上記のワンショット回路１１からｒＬ
Ｊレベルの信号が無ければ（遷移期間以外の期間） 、
ＮＡＮＤゲート１５の出力信号がｒＬＪレベルとなり、
ＳＲクラッチ６にセットをかけてそのＱＣ比出力、を「
Ｌ」レベルとしラッチを実行させる。
力４が「Ｌ」レベルからｒＨＪレベルに立ち上がると、
Ｄフリップフロップ５ａのＱ出力ｆ２が「Ｈ」レベルと
なる。このとき、上記のワンショット回路１１からｒＬ
Ｊレベルの信号が無ければ（遷移期間以外の期間） 、
ＮＡＮＤゲート１５の出力信号がｒＬＪレベルとなり、
ＳＲクラッチ６にセットをかけてそのＱＣ比出力、を「
Ｌ」レベルとしラッチを実行させる。
一方、上記のＤフリップフロップ５ａのＱ出力ｆ２がｒ
ＨＪレベルとなったとき、ワンショット回路１１から「
Ｌ」レベルの信号が有れば（遷移期間中）、このワンシ
ョット回路１１からの「Ｌ」レベル信号が出力されてい
る間ＮＡＮＤゲート１５の出力信号をｒＨＪレベルとす
る。そして、ワンショット回路１１の出力ｆ、がｒＨＪ
レベルとなったとき、ＮＡＮＤゲート１５の出力信号を
ｒＬＪレベルとし、ＳＲクラッチ６にセットをかけ、そ
のＱＣ比出力、をｒＬＪレベルとしてランチレジスタ８
にラッチを実行させる。その後、第５図と同様に、リセ
ット入力１０により、Ｄフリップフロップ５ａがリセッ
トされるまで、ＳＲクラッチ６のＱｃ比出力、はｒＬＪ
レベルを保ち、ランチレジスタ８のデータを保持するよ
うに制御する。ここで、リセット人力１０は、例えばラ
ッチデータを読み終えた後に、ラッチを解除するために
使用するものである。
ＨＪレベルとなったとき、ワンショット回路１１から「
Ｌ」レベルの信号が有れば（遷移期間中）、このワンシ
ョット回路１１からの「Ｌ」レベル信号が出力されてい
る間ＮＡＮＤゲート１５の出力信号をｒＨＪレベルとす
る。そして、ワンショット回路１１の出力ｆ、がｒＨＪ
レベルとなったとき、ＮＡＮＤゲート１５の出力信号を
ｒＬＪレベルとし、ＳＲクラッチ６にセットをかけ、そ
のＱＣ比出力、をｒＬＪレベルとしてランチレジスタ８
にラッチを実行させる。その後、第５図と同様に、リセ
ット入力１０により、Ｄフリップフロップ５ａがリセッ
トされるまで、ＳＲクラッチ６のＱｃ比出力、はｒＬＪ
レベルを保ち、ランチレジスタ８のデータを保持するよ
うに制御する。ここで、リセット人力１０は、例えばラ
ッチデータを読み終えた後に、ラッチを解除するために
使用するものである。
第２図（ａ）〜（ｆ）は第１図の各部の信号を示したタ
イミングチャートである。図において、第１図（ａ）は
カウンタクロック人力１の信号波形、同図（ｂ）はカウ
ンタラッチ人力４の信号波形、同図（Ｃ）は同期式カウ
ンタ７におけるカウンタデータの概略を示した信号波形
、同図（ｄ）は出力信号ｆ、の波形、同図（ｅ）は出力
信号ｆ２の波形、同図（ｆ）は出力信号ｆ、の波形であ
る。ここで、記号Ａは任意のカウンタデータ、記号Ｂは
任意のカウンタデータＡの次のカウンタデータを示して
いる。また、記号１はカウンタクロック人力１がｒＬＪ
レベルのときにカウンタラッチ人力４が「Ｌ」レベルか
らｒＨＪレベルに立ち上がる場合のタイミング領域、記
号■はカウンタクロック人力１がｒＬＪレベルからｒＨ
Ｊレベルに立ち上がった直後、即ちカウンタの遷移期間
（記号Ｔ）でカウンタラッチ人力４がｒＬＪレベルから
ｒＨＪレベルに立ち上がる場合のタイミング動作、記号
■はカウンタクロック人力１が「Ｈ」レベルのときにカ
ウンタラッチ人力４が「Ｌ」レベルからｒＨＪレベルに
立ち上がる場合のタイミング動作を示している。
イミングチャートである。図において、第１図（ａ）は
カウンタクロック人力１の信号波形、同図（ｂ）はカウ
ンタラッチ人力４の信号波形、同図（Ｃ）は同期式カウ
ンタ７におけるカウンタデータの概略を示した信号波形
、同図（ｄ）は出力信号ｆ、の波形、同図（ｅ）は出力
信号ｆ２の波形、同図（ｆ）は出力信号ｆ、の波形であ
る。ここで、記号Ａは任意のカウンタデータ、記号Ｂは
任意のカウンタデータＡの次のカウンタデータを示して
いる。また、記号１はカウンタクロック人力１がｒＬＪ
レベルのときにカウンタラッチ人力４が「Ｌ」レベルか
らｒＨＪレベルに立ち上がる場合のタイミング領域、記
号■はカウンタクロック人力１がｒＬＪレベルからｒＨ
Ｊレベルに立ち上がった直後、即ちカウンタの遷移期間
（記号Ｔ）でカウンタラッチ人力４がｒＬＪレベルから
ｒＨＪレベルに立ち上がる場合のタイミング動作、記号
■はカウンタクロック人力１が「Ｈ」レベルのときにカ
ウンタラッチ人力４が「Ｌ」レベルからｒＨＪレベルに
立ち上がる場合のタイミング動作を示している。
この図から明らかなように、記号Ｉおよび記号■の場合
において、同期式カウンタ７の出力が遷移期間であるこ
とを示すワンショット回路１１の出力ｆ、がｒＨＪレベ
ルのときに、カウンタラッチ信号４がｒＬＪレベルから
ｒＨＪレベルに立ち上がっているので、カウンタラッチ
信号４が「Ｈ」レベルになるとすぐに、ＳＲクラッチ６
のＱｃ比出力ｒｓがｒＬＪレベルとなり、カウンタラッ
チを実行する。
において、同期式カウンタ７の出力が遷移期間であるこ
とを示すワンショット回路１１の出力ｆ、がｒＨＪレベ
ルのときに、カウンタラッチ信号４がｒＬＪレベルから
ｒＨＪレベルに立ち上がっているので、カウンタラッチ
信号４が「Ｈ」レベルになるとすぐに、ＳＲクラッチ６
のＱｃ比出力ｒｓがｒＬＪレベルとなり、カウンタラッ
チを実行する。
また、記号■の場合は、同期式カウンタ７における出力
の遷移期間中にカウンタラッチ信号４がｒＬＪレベルか
らｒＨＪレベルに立ち上がっているので、同期式カラン
タフの出力の遷移期間が終わったとき、即ちワンショッ
ト回路出力ｆ、がｒＨＪレベルになってからカウンタラ
ッチを実行する。
の遷移期間中にカウンタラッチ信号４がｒＬＪレベルか
らｒＨＪレベルに立ち上がっているので、同期式カラン
タフの出力の遷移期間が終わったとき、即ちワンショッ
ト回路出力ｆ、がｒＨＪレベルになってからカウンタラ
ッチを実行する。
なお、上記実施例では、ワンショット回路１１をインバ
ータ１３ａ−１３ｅの遅延回路とＮＡＮＤゲート１２と
で構成したが、他の構成のワンショット回路であっても
、同期式カウンタにおける任意のデータから次のデータ
に変化する遷移期間中、ｒＬＪレベルのワンショットパ
ルスを出力できればよい。
ータ１３ａ−１３ｅの遅延回路とＮＡＮＤゲート１２と
で構成したが、他の構成のワンショット回路であっても
、同期式カウンタにおける任意のデータから次のデータ
に変化する遷移期間中、ｒＬＪレベルのワンショットパ
ルスを出力できればよい。
また、上記実施例では、カウンタラッチのタイミング制
御回路１４におけるてＤフリップフロップ５ａのＤ端子
をｒＨＪレベルに固定して使用したが、第３図に示す回
路図のようにＤ端子をカウンタラッチ人力４のコントロ
ール信号として使用してもよい。さらに、第４図に示す
回路図のようにＤフリップフロップ５ａをＪＫフリップ
フロップ５ｂに置き換えて、カウンタラッチ人力４のコ
ントロールやリセット入力のコントロールを行なっても
よい。なお、第３図及び第４図の８１〜Ｓ７は各信号入
力を示している。
御回路１４におけるてＤフリップフロップ５ａのＤ端子
をｒＨＪレベルに固定して使用したが、第３図に示す回
路図のようにＤ端子をカウンタラッチ人力４のコントロ
ール信号として使用してもよい。さらに、第４図に示す
回路図のようにＤフリップフロップ５ａをＪＫフリップ
フロップ５ｂに置き換えて、カウンタラッチ人力４のコ
ントロールやリセット入力のコントロールを行なっても
よい。なお、第３図及び第４図の８１〜Ｓ７は各信号入
力を示している。
また、上記実施例では、同期式カウンタ７のラッチにつ
いて説明したが、非同期式カウンタのラッチであっても
、カウンタクロックの周期幅が非同期式カウンタの遷移
期間よりも大きければよい。
いて説明したが、非同期式カウンタのラッチであっても
、カウンタクロックの周期幅が非同期式カウンタの遷移
期間よりも大きければよい。
さらに、ランチレジスタ８についてもレベルセンスのも
のについて説明したが、エツジセンスのランチレジスタ
であっても、上記実施例と同様の効果を期待することが
できる。
のについて説明したが、エツジセンスのランチレジスタ
であっても、上記実施例と同様の効果を期待することが
できる。
以上説明のように本発明は、同期式カウンタのクロック
信号を入力し、同期式カウンタの任意のデータから次の
データに変化する遷移期間中特定信号を出力するワンシ
ョット回路と、このワンショット回路の出力信号とカウ
ンタラッチ命令とを入力してラッチタイミング信号を出
力するタイミング制御回路とを備えているため、同期式
カウンタにおけるカウンタデータの遷移期間中にランチ
を行なうことなく、カウンタラッチ命令が入力されたと
きの同期式カウンタのカウンタデータをラッチすること
ができる。
信号を入力し、同期式カウンタの任意のデータから次の
データに変化する遷移期間中特定信号を出力するワンシ
ョット回路と、このワンショット回路の出力信号とカウ
ンタラッチ命令とを入力してラッチタイミング信号を出
力するタイミング制御回路とを備えているため、同期式
カウンタにおけるカウンタデータの遷移期間中にランチ
を行なうことなく、カウンタラッチ命令が入力されたと
きの同期式カウンタのカウンタデータをラッチすること
ができる。
第１図は本発明に係る一実施例を示したカウンタラッチ
回路の回路図、第２図はそのタイミングチャート、第３
図はＤフリップフロップの回路図、第４図はＪＫフリッ
プフロップの回路図、第５図は従来のカウンタラッチ回
路を示す回路図、第６図はそのタイミングチャートであ
る。 １・・・カウンタクロック入力、４・・・カウンタラッ
チ人力、５ａ・・・Ｄフリップフロップ、７・・・同期
式カウンタ、８・・・ラッチレジスタ、９ａ〜９ｅ・・
・データ出力、１０・・・リセット入力、１１・・・ワ
ンショット回路、１２゜１５ ・ ・ ・ＮＡＮＤゲ
ート、１３ａ−１３ｅ ・ ・・インバータ、１４・・
・タイミング制御回路、１６・・・ＳＲクラッチ
回路の回路図、第２図はそのタイミングチャート、第３
図はＤフリップフロップの回路図、第４図はＪＫフリッ
プフロップの回路図、第５図は従来のカウンタラッチ回
路を示す回路図、第６図はそのタイミングチャートであ
る。 １・・・カウンタクロック入力、４・・・カウンタラッ
チ人力、５ａ・・・Ｄフリップフロップ、７・・・同期
式カウンタ、８・・・ラッチレジスタ、９ａ〜９ｅ・・
・データ出力、１０・・・リセット入力、１１・・・ワ
ンショット回路、１２゜１５ ・ ・ ・ＮＡＮＤゲ
ート、１３ａ−１３ｅ ・ ・・インバータ、１４・・
・タイミング制御回路、１６・・・ＳＲクラッチ
Claims (1)
- 【特許請求の範囲】 カウンタラッチ命令を入力することにより、同期式カウ
ンタの出力データをラッチするカウンタラッチ回路にお
いて、 前記同期式カウンタのクロック信号を入力し、前記同期
式カウンタの任意のデータから次のデータに変化する遷
移期間中、特定信号を出力するワンショット回路と、 前記ワンショット回路の出力信号と前記カウンタラッチ
命令とを入力してラッチタイミング信号を出力するタイ
ミング制御回路とを備えたことを特徴とするカウンタラ
ッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26192588A JPH02108326A (ja) | 1988-10-18 | 1988-10-18 | カウンタラツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26192588A JPH02108326A (ja) | 1988-10-18 | 1988-10-18 | カウンタラツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02108326A true JPH02108326A (ja) | 1990-04-20 |
Family
ID=17368625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26192588A Pending JPH02108326A (ja) | 1988-10-18 | 1988-10-18 | カウンタラツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02108326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008014594A1 (en) * | 2006-07-31 | 2008-02-07 | Mosaid Technologies Incorporated | Pulse counter with clock edge recovery |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173819A (ja) * | 1986-01-27 | 1987-07-30 | Advantest Corp | 計数回路 |
-
1988
- 1988-10-18 JP JP26192588A patent/JPH02108326A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173819A (ja) * | 1986-01-27 | 1987-07-30 | Advantest Corp | 計数回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008014594A1 (en) * | 2006-07-31 | 2008-02-07 | Mosaid Technologies Incorporated | Pulse counter with clock edge recovery |
| US7742551B2 (en) | 2006-07-31 | 2010-06-22 | Mosaid Technologies Incorporated | Pulse counter with clock edge recovery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107665033A (zh) | 一种具有复位去毛刺功能的数字逻辑电路模块 | |
| US20210126628A1 (en) | Match-Slave Latch with Skewed Clock | |
| JPH01286609A (ja) | Ｄ型フリップフロップ回路 | |
| US4317053A (en) | High speed synchronization circuit | |
| JPS62245814A (ja) | パルス回路 | |
| KR920018640A (ko) | Lcd 구동회로 | |
| JPH02130024A (ja) | カウンタラツチ回路 | |
| KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| JPS6258725A (ja) | カウンタ回路 | |
| JPH01114112A (ja) | 消費電力低減回路 | |
| SU1599969A1 (ru) | Однофазный D-триггер | |
| SU1624532A1 (ru) | Д-триггер | |
| JPH06291615A (ja) | インターフェース回路 | |
| JP2555628B2 (ja) | データ転送回路 | |
| KR910006325Y1 (ko) | 다이내믹 프로세서의 클럭속도 선택회로 | |
| JPH0429248B2 (ja) | ||
| KR890006529Y1 (ko) | 병렬 입출력 상향 카운터 | |
| JPH0648431Y2 (ja) | トリガ回路 | |
| SU1660147A1 (ru) | Генератор псевдослучайных последовательностей | |
| JPH04170818A (ja) | 分周回路 | |
| SU1305625A2 (ru) | Программное устройство | |
| SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
| SU1443172A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| JPH0736770A (ja) | 半導体メモリ装置 | |
| JPH04154205A (ja) | データ遅延回路 |