JPH02110938A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野１ 本発明はヘテロ接合バイポーラトランジスタの製造方法
に関する。

「従来の技術】 周知の通り、ヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）は、ホモ接合トランジスタにみられる問題点、たと
えば、ベース抵抗がきわめて大きい点とか、ベース層を
薄く形成することができない点を解消し、設計の自由度
を増し、性能をより向上させるとして期待されている。

ちなみに、従来におけるＧａＡｓ−Ａ　ＩＧａＡａ系Ｈ
ＢＴは、第３図のごとき断面構造を有する。

第３図のＨＢＴを作製するとき、はじめ、　ＧａＡｓ基
板上１にｎ・−ＧａＡｓサブコレクタ層２、コレクタ層
３、ベース層４、エミッタ層５、ｎ・−ＧａＡｓキャッ
プ層６の各層を順次エピタキシャル成長により形成し、
つぎに、マスクフォトリングラフィ技術により各層の一
部を露出させ、その後、各層の所定部にエミッタ電極７
、ベース電極８、コレクタ電極９．絶縁体膜ｌＯを付け
てデバイスを形成する。

第３図に例示したＨＢＴは、ヘテロ接合を容易に成長で
きるＭＢＥ法、ＭＯＣＶＤ法などの薄膜結晶成長技術の
進歩が著しいこと、および、プロセス技術の進歩により
薄いベース層を制御性よく作製できることに依存してい
ている。

ｒ発明が解決しようとする課題」 しかし、第３図のごときＨＢＴでは、ベース層が６００
〜１５００オングストロームときわめて薄いため、高精
度のエツチング技術を必要するだけでなく、その薄いベ
ース層へオーミックコンタクトしなければならない困難
性をともない、ゆえに、ＨＢＴ製造時の歩留りが低下し
ている。

本発明は−Ｆ述した課題に鑑み、薄いベース層に効率よ
くオーミックコンタクトをとり、電極をつけることので
きるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製
造方法を提供しようとするものである。

１課題を解決するための手段Ｊ 本発明は所期の目的を達成するため、基板上におけるエ
ミッタ対ベース接合、コレクタ対ベース接合の少なくと
も一方かヘテロ接合となるように、これらエミッタ層、
ベース層、コレクタ層を基板上に１１「１次形成するヘ
テロ接合バイポーラトランジスタの製造方法において、
基板上にコレクタ層を形成するとともに、そのコレクタ
層の一部に外部ベース層を形成した後、当該コレクタ層
の上にベース層、エミッタ層を形成することを特徴とす
る。

１作用】 本発明に係るＨＢＴの製造方法は、基板上にコレクタ層
を形成するとともに、そのコレクタ層の一部に外部ベー
ス層を形成した後、当該コレクタ層上にベース層、エミ
ッタ層を形成する。

このように、コレクタ層の一部に外部ベース層を形成し
て、その上にベース層を形成する場合、極薄のベース層
がエツチングされたとしても、外部ベース層によりこれ
を補償することができる。

したがって、外部ベース層に依存して効率よくオーミッ
クコンタクトをとり、電極をつけることができる。

ｒ実　施　例Ｊ 以下、本発明に係るヘテロ接合バイポーラトランジスタ
（ＨＢＴ）の製造方法を具体的に説明するにあたり、は
じめ、第１図の実施例を説明し、つぎに、第２図の実施
例を説明する。

［第１図の実施例］ 第１図（ａ）は、ＧａＡｓからなる半絶縁性（＝半導体
）の基板２１上にサブコレクタ層２２、コレクタ層２３
を形成する工程を示している。

第１図（ａ）の工程において、基板２１トにサブコレク
タ層２２、コレクタ層２３を形成するとき、前述したＭ
ＢＥ法、ＭＯＣＶＤ法などの薄膜結晶成長技術が採用さ
れ、エピタキシャル成長により、これらサブコレクタ層
２２、コレクタ層２３が形成される。

第１図（ｂ）は、コレクタ層２３の一部、すなわちコレ
クタ層２３の上面両側部に外部ベース層２４を形成する
工程を示している。

かかる外部ベース層２４は、イオン注入法または再成長
法により形成される。

ちなみに、イオン注入法によるとき、コレクタ層２３の
所定部にＢｅなどのイオンが打ち込まれ、外部ベース層
２４としてｐ型半導体が形成される。

第１図（Ｃ）は、コレクタ層２３の上にベース層２５、
エミッタ層２Ｂ、キャップ層２７を順次形成する工程を
示している。

第１図（Ｃ）の工程において、コレクタ層２３の上にベ
ース層２５、エミッタ層２６、キャップ層２７を形成す
るとき、前述したＭＢＥ法、ＭＯＣＶＤ法などが採用さ
れるが、この際のベース層２５は、５００〜１５００オ
ングストロームときわめて薄い。

第１図（ｄ）は、コレクタ層２３、外部ベース層２４を
露出させるための、エツチング工程を示している。

第１図（ｄ）の工程のとき、エツチング部位を除いてマ
スキングしておき、同図矢印のごとく、メサエッチング
を２回行なうことにより、コレクタ層２３、外部ベース
層２４を露出される。

第１図（ｅ）は、エミッタ、コレクタ、ベースの各電極
を形成する工程を示している。

第１図（ｅ）の工程では、所要部に絶縁膜２８を付着さ
せた後、リフトオフ技術により、エミッタ電極２９、コ
レクタ電極３０を同時に、ついで、ベース電極３１を取
りつける。

このように、第１図（ａ）〜（ｅ）の各工程を経ること
により、ヘテロ接合バイポーラトランジスタ（）（ＢＴ
）が得られる。

［第２図の実施例］ 第２図（ａ）は、ｎ型ＧａＡｓ基板２１上にサブコレク
タ層２２、コレクタ層２３を形成する工程を示している
。

第２図（ａ）の工程において、基板２１上にサブコレク
タ層２２、コレクタ層２３を形成する手段は、前述した
第１図（ａ）の工程と同じである。

第２図（ｂ）は、コレクタ層２３のエツチング工程を示
しており、この工程では、既述のエツチング手段により
、コレクタ層２３の上面両側をエツチングする。

第２図（Ｃ）は、コレクタ層２３のエツチング部に高抵
抗層３２、外部ベース層３３を形成する工程を示してい
る。

第２図（Ｃ）の工程では、高抵抗層３２としてＧａＡｓ
を、外部ベース層３３としてベース層２５と同系の結晶
をそれぞれエピタキシャル成長させる。

以下は、第１図（ｂ）〜（ｅ）に準じた工程を実施する
ことにより、第２図（ｄ）に示すヘテロ接合バイポーラ
トランジスタ（ＨＢ　Ｔ）が得られるが。

第２図（ｄ）の場合は、コレクタ電極３０がベース、エ
ミッタの反対側に取りつけられる。

ｒ発明の効果ｊ 以上説明した通り１本発明に係るヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）の製造方法によるときは、基板
上にコレクタ層を形成し、そのコレクタ層の上にベース
層、エミッタ層を形成するとき、当該コレクタ層の一部
に、あ′らかしめ、外部ベース層を形成しておくから、
爾後のベース層の取り出しが殆ど失敗なく行なえ、かつ
、これに基づき、オーミックコンタクトを効率よくとり
、電極をつけることができるので、製品の歩留りが向上
する。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明に係るＨＢＴ製造方法の
一実施例をその工程順に示した断面図、第２図（ａ）〜
（ｄ）は本発明に係るＨＢＴ製造方法の他実施例をその
工程順に示した断面図、第３図は従来法により製造され
たＨＢＴの断面図である。 ２１・・・・・・基板 ２２・・・・・・サブコレクタ層 ２３・・・・・・コレクタ層 ２４・・・・・・外部ベース層 ２５・・・・・・ベース層 ２６・・・・・・エミッタ層 ２７・・・・・・キャップ層 ２８・・・・・・絶縁膜 ２８・・・・・・エミンタ電極 ３０・・・・・・コレクタ電極 ３１・・・・・・ベース電極 ３２・・・・・・高抵抗層 ３３・・・・・・外部ベース層 第１図 第２ 代理人　弁理士　斎　藤　義　雄

Claims (1)

【特許請求の範囲】
1. 基板上におけるエミッタ対ベース接合、コレクタ対ベー
   ス接合の少なくとも一方がヘテロ接合と、なるように、
   これらエミッタ層、ベース層、コレクタ層を基板上に順
   次形成するヘテロ接合バイポーラトランジスタの製造方
   法において、基板上にコレクタ層を形成するとともに、
   そのコレクタ層の一部に外部ベース層を形成した後、当
   該コレクタ層の上にベース層、エミッタ層を形成するこ
   とを特徴とするヘテロ接合バイポーラトランジスタの製
   造方法。