JPH02111110A - オーディオアンプ用ミューティング回路 - Google Patents
オーディオアンプ用ミューティング回路Info
- Publication number
- JPH02111110A JPH02111110A JP1139402A JP13940289A JPH02111110A JP H02111110 A JPH02111110 A JP H02111110A JP 1139402 A JP1139402 A JP 1139402A JP 13940289 A JP13940289 A JP 13940289A JP H02111110 A JPH02111110 A JP H02111110A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- muting circuit
- input
- input stage
- voltage divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、オーディオアンプ用−ミュ−ティング回路に
関し、より詳細には、第1の入力段及び第2の入力段と
該第2の入力段に印加される信号入力とを有するオーデ
ィオアンプ用ミューティング回路であって、該第1及び
第2の入力段は、電流源を介して供給電圧を供給され、
出力段の人力に互いに並列に接続される出力をそれぞれ
有するものに関する。
関し、より詳細には、第1の入力段及び第2の入力段と
該第2の入力段に印加される信号入力とを有するオーデ
ィオアンプ用ミューティング回路であって、該第1及び
第2の入力段は、電流源を介して供給電圧を供給され、
出力段の人力に互いに並列に接続される出力をそれぞれ
有するものに関する。
[従来の技術]
良く知られているように、オーディオアンプ、特にパワ
ーアンプでは、アンプがオンされた直後には、人力に現
れる信号が出力まで進まない方が好ましい。実際、アン
プがオンされた直後には、アンプの上流にある装置に由
来し且つアンプの下流に接続されるスピーカに雑音を発
生するところのスプリアス信号が、通常、入力に現れる
。
ーアンプでは、アンプがオンされた直後には、人力に現
れる信号が出力まで進まない方が好ましい。実際、アン
プがオンされた直後には、アンプの上流にある装置に由
来し且つアンプの下流に接続されるスピーカに雑音を発
生するところのスプリアス信号が、通常、入力に現れる
。
本明細書においては、用語「ミュート」及びその派生語
は、アンプが、オン状態ではあるが、入力に現れる信号
を全く出力しないとい)う状態を意味するものとして使
用される。 −1゛多くの場合において、アンプが
オフされる前であってさえ、アンプをミュートされた状
態に置く必要性、あるいは供給電圧VCを所定の最小値
Vmin未満に降下させる必要性がある。後者の能力は
、オーディオ・エミッション・ノイズを抑えるので、カ
ー・オーディオにおいて特に歓迎されている。
は、アンプが、オン状態ではあるが、入力に現れる信号
を全く出力しないとい)う状態を意味するものとして使
用される。 −1゛多くの場合において、アンプが
オフされる前であってさえ、アンプをミュートされた状
態に置く必要性、あるいは供給電圧VCを所定の最小値
Vmin未満に降下させる必要性がある。後者の能力は
、オーディオ・エミッション・ノイズを抑えるので、カ
ー・オーディオにおいて特に歓迎されている。
[発明が解決しようとする課題]
従来のミューティング回路は、幾らかは利点を有してい
るが、アンプがオンされる際に、アンプをミュートされ
た状態にするということができるだけである。
るが、アンプがオンされる際に、アンプをミュートされ
た状態にするということができるだけである。
本発明の目的は、上記の要請を満たすような設計及び性
能を有すると共に、従来のミューティング回路の限界を
克服するオーディオアンプ用ミューティング回路を提供
することである。
能を有すると共に、従来のミューティング回路の限界を
克服するオーディオアンプ用ミューティング回路を提供
することである。
[:J[]GM*&t6?:i01段す上記の目的を達
成するため、・〔1禾発明によれば、第1の入力段及び
第2の入力段と該第2の入力段に印加される信号入力と
を有するオーディオアンプ用ミューティング回路であっ
て、該第1及び第2の入力段は、電流源を介して供給電
圧を供給され、出力段の入力に互いに並列に接続される
出力をそれぞれ有するオーディオアンプ用ミューティン
グ回路が提供され、該ミューティング回路は、該第1の
入力段への電力供給と該第2の入力段への電力供給とを
切り替えるスイッチ手段であって、所定の遅延を有して
前記供給電圧めパターンと関連付けられている基準電圧
の値と、供給電圧より低いそれぞれの所定電圧の値とを
比較する比較手段に作用的に連結されているものを具備
することを特徴としている。
成するため、・〔1禾発明によれば、第1の入力段及び
第2の入力段と該第2の入力段に印加される信号入力と
を有するオーディオアンプ用ミューティング回路であっ
て、該第1及び第2の入力段は、電流源を介して供給電
圧を供給され、出力段の入力に互いに並列に接続される
出力をそれぞれ有するオーディオアンプ用ミューティン
グ回路が提供され、該ミューティング回路は、該第1の
入力段への電力供給と該第2の入力段への電力供給とを
切り替えるスイッチ手段であって、所定の遅延を有して
前記供給電圧めパターンと関連付けられている基準電圧
の値と、供給電圧より低いそれぞれの所定電圧の値とを
比較する比較手段に作用的に連結されているものを具備
することを特徴としている。
[実 施 例]
以下、添付図面を参照して実施例について説明する。
図面を参照するに、オーディオアンプ2用のミューティ
ング回路が、参照符号1で示されている。
ング回路が、参照符号1で示されている。
オーディオアンプ2は、それぞれの出力が出力段5の入
力に並列に接続されぞ(1)る第1の入力段、・ 1 3及び第2の入力段4を備凡て−いる。出力段5の出力
OUTは、外部スピーカ(在来のものであるので図示し
ない)に接続される。
力に並列に接続されぞ(1)る第1の入力段、・ 1 3及び第2の入力段4を備凡て−いる。出力段5の出力
OUTは、外部スピーカ(在来のものであるので図示し
ない)に接続される。
オーディオアンプ2は、第2の入力段に直接的に印加さ
れる信号入力INを有している。
れる信号入力INを有している。
電圧vC°の電極が、オーディオアンプ2に設けられて
いる。この電圧vC゛の電極は、電流源A1及びスイッ
チ手段10を介して入力段3及び4に接続されている。
いる。この電圧vC゛の電極は、電流源A1及びスイッ
チ手段10を介して入力段3及び4に接続されている。
スイッチ手段10は、2つの固定端子A及びBの間を移
動可能なコンタクトを有する切替スイッチを備えており
、それらの固定端子A及びBは、対応する入力段4及び
3にそれぞれ接続されている。
動可能なコンタクトを有する切替スイッチを備えており
、それらの固定端子A及びBは、対応する入力段4及び
3にそれぞれ接続されている。
スイッチ手段10は、AND型の論理ゲート9の出力に
作用的に連結されており、この論理ゲート9は、各々が
コンパレータのそれぞれの出力に接続される2つの入力
を有している。
作用的に連結されており、この論理ゲート9は、各々が
コンパレータのそれぞれの出力に接続される2つの入力
を有している。
参照符号6及び7で示されている2つのコンパレータは
、基準電圧Vdの電極に接続される、反日路1への供給
電圧VCのパターンに所定の遅延を持って追従する。
、基準電圧Vdの電極に接続される、反日路1への供給
電圧VCのパターンに所定の遅延を持って追従する。
基準電圧Vdは、例えば、抵抗分圧器8を介して正電圧
VCからもたらされ、この抵抗分圧器8は、電圧VCの
電極とアースとの間に互いに直列に接続されている抵抗
器Rdl及びRd2の対を備えている。コンデンサCが
、抵抗分圧器8のセンタタップとアースとの間に接続さ
れており、抵抗器Rd2との組合せの下に、電圧Vdを
抵抗分圧器のセンタから引き出すのを可能にする並列R
C回路をもたらす。
VCからもたらされ、この抵抗分圧器8は、電圧VCの
電極とアースとの間に互いに直列に接続されている抵抗
器Rdl及びRd2の対を備えている。コンデンサCが
、抵抗分圧器8のセンタタップとアースとの間に接続さ
れており、抵抗器Rd2との組合せの下に、電圧Vdを
抵抗分圧器のセンタから引き出すのを可能にする並列R
C回路をもたらす。
ミューティング回路1は、正電圧VCの電極とアースと
の間に、直列に接続されている抵抗器R5及びR6の対
で形成されている第1の分圧器17を更に備えている。
の間に、直列に接続されている抵抗器R5及びR6の対
で形成されている第1の分圧器17を更に備えている。
コンパレータ6の非反転入力は、抵抗器R5及びR6の
間に接続されており、電圧VAを供給される。
間に接続されており、電圧VAを供給される。
直列に接続されている抵抗器R7及びR8の第”1
2の対からなる第2の分圧器19が、′1.電圧VCの
電極と、アースされているエミッタE’5を有・す:る
npn型トランジスタT5のコレクタC5との間に接続
されている。抵抗器R7及びR8の間には、第2のコン
パレータ7の反転入力が接続されており、この反転入力
は電圧VBを供給される。
電極と、アースされているエミッタE’5を有・す:る
npn型トランジスタT5のコレクタC5との間に接続
されている。抵抗器R7及びR8の間には、第2のコン
パレータ7の反転入力が接続されており、この反転入力
は電圧VBを供給される。
トランジスタT5のベースB5は、ツェナーダイオード
DZと抵抗器R9とからなる直列回路を介して電圧VC
の電極に接続されている。動作状態の下では、ツェナー
ダイオードDZの端子間で電圧降下VZが生ずる一方、
トランジスタT5のベースB5とエミッタE5との間で
は0.7ボルトの電圧降下vbeが生ずる。
DZと抵抗器R9とからなる直列回路を介して電圧VC
の電極に接続されている。動作状態の下では、ツェナー
ダイオードDZの端子間で電圧降下VZが生ずる一方、
トランジスタT5のベースB5とエミッタE5との間で
は0.7ボルトの電圧降下vbeが生ずる。
第2図に示されている実施例を参照してミューティング
回路1の構造をより詳細に説明する。コンパレータ6は
、1対のpnp型トランジスタT1及びT2を備えてお
り、それらのトランジスタは、対応する抵抗器R1及び
R2を介して互いに接続され且つ電流■の電流源A1に
接続されているそれぞれのエミッタE1及びR2を有し
ている。
回路1の構造をより詳細に説明する。コンパレータ6は
、1対のpnp型トランジスタT1及びT2を備えてお
り、それらのトランジスタは、対応する抵抗器R1及び
R2を介して互いに接続され且つ電流■の電流源A1に
接続されているそれぞれのエミッタE1及びR2を有し
ている。
トランジスタT1のベースB1は、基準電圧■dの電極
に接続されており、他方のドーランジスタT2のベース
B2は、電圧VAの電極′°に接続されている。
に接続されており、他方のドーランジスタT2のベース
B2は、電圧VAの電極′°に接続されている。
同様に、第2のコンパレータ7は、1対のpnp型トラ
ンジスタT3及びT4を備えており、それらのトランジ
スタは、それぞれの抵抗器R3及びR4を介して互いに
接続され且つトランジスタT1のコレクタC1に接続さ
れているそれぞれのエミッタE3及びR4を有している
。
ンジスタT3及びT4を備えており、それらのトランジ
スタは、それぞれの抵抗器R3及びR4を介して互いに
接続され且つトランジスタT1のコレクタC1に接続さ
れているそれぞれのエミッタE3及びR4を有している
。
抵抗器R1、R2、R3及びR4は、各コンパレータに
おける一方のトランジスタから他方のトランジスタへの
電流を制限する機能のみを果す。
おける一方のトランジスタから他方のトランジスタへの
電流を制限する機能のみを果す。
トランジスタT3のベースB3は、電圧Vdの電極に接
続される一方、他方のトランジスタT4のベースB4は
、電圧VBの電極に接続されている。
続される一方、他方のトランジスタT4のベースB4は
、電圧VBの電極に接続されている。
トランジスタT3のコレクタC3は、電流IBを供給す
べく、オーディオアンプ2の第1の入力段3に直接的に
接続されている。また、第1のコンパレータ6に組み込
まれてい、るトランジスタT2のコレクタC2は、コレ
ツj、c 3 、従って第1の人力段3に接続されてい
る。
べく、オーディオアンプ2の第1の入力段3に直接的に
接続されている。また、第1のコンパレータ6に組み込
まれてい、るトランジスタT2のコレクタC2は、コレ
ツj、c 3 、従って第1の人力段3に接続されてい
る。
他方、トランジスタT4のコレクタC4は、電流IAを
供給すべく、第2の入力段4に接続されている。
供給すべく、第2の入力段4に接続されている。
ここで、第3図を参照するに、ミューティング回路1の
種々の電圧のパターンが示されている。
種々の電圧のパターンが示されている。
供給電圧VCの曲線が参照部号12で示されており、そ
れは、ゼロから安定状態の値まで上昇し、そしてゼロに
戻る。
れは、ゼロから安定状態の値まで上昇し、そしてゼロに
戻る。
ツェナーダイオードDZの降伏電圧vZとトランジスタ
T5のベースB5及びエミッタ85間の電圧降下Vbe
との和によって与えられる最小値Vminを電圧VCが
超えると、このトランジスタは導通する。
T5のベースB5及びエミッタ85間の電圧降下Vbe
との和によって与えられる最小値Vminを電圧VCが
超えると、このトランジスタは導通する。
もし抵抗器R7及びR8の値が十分に高ければ、トラン
ジスタT5のコレクタ及びエミッタ間の電圧降下Vce
はほとんどゼロである。抵抗器R5、R6及びR7、R
8の値を適切に選択することにより、そのパターンが曲
線13で示されている電″1 圧VAは、曲線14で示されている電圧VBの値よりも
大きくなる。
ジスタT5のコレクタ及びエミッタ間の電圧降下Vce
はほとんどゼロである。抵抗器R5、R6及びR7、R
8の値を適切に選択することにより、そのパターンが曲
線13で示されている電″1 圧VAは、曲線14で示されている電圧VBの値よりも
大きくなる。
基準電圧Vdは、曲線15で示されているように、■A
より低いがVBより高い値で安定状態に達すべく、所定
の遅延を持って、供給電圧VCのパターンに追従する。
より低いがVBより高い値で安定状態に達すべく、所定
の遅延を持って、供給電圧VCのパターンに追従する。
オーディオアンプ2の入力段3及び4の入力にそれぞれ
流れる電流IB及びIAの値の時間に対するパターンを
示す曲線16及び18が、第4図及び第5図にそれぞれ
示されている。オーディオアンプ2のオン状態からオフ
状態への変化及びその逆の変化が起る時点がtl及びt
2で示されている。
流れる電流IB及びIAの値の時間に対するパターンを
示す曲線16及び18が、第4図及び第5図にそれぞれ
示されている。オーディオアンプ2のオン状態からオフ
状態への変化及びその逆の変化が起る時点がtl及びt
2で示されている。
以下、本発明に係るミューティング回路の動作について
説明する。
説明する。
電流源A1からの電流Iが、コンパレータ6及び7を介
してオーディオアンプ2の対応する入力段3及び4に供
給される。
してオーディオアンプ2の対応する入力段3及び4に供
給される。
ミューティング回路1がオンすると、−〒1電流■は、
電圧Vdの値が電圧VBの値未満に保持されている時点
t1までは、第1の入力段3を駆動すべく、トランジス
タT1及びT3を流れる。この状態では、トランジスタ
T2及びT4は非導通であり、第2の入力段4はオフで
あり、もって、オーディオアンプ20入力INに印加さ
れる信号は、出力OUTへと通過させられない。従って
、オーディオアンプはミュート状態にある。
電圧Vdの値が電圧VBの値未満に保持されている時点
t1までは、第1の入力段3を駆動すべく、トランジス
タT1及びT3を流れる。この状態では、トランジスタ
T2及びT4は非導通であり、第2の入力段4はオフで
あり、もって、オーディオアンプ20入力INに印加さ
れる信号は、出力OUTへと通過させられない。従って
、オーディオアンプはミュート状態にある。
時点t1で電圧Vdが電圧VBを超えると、トランジス
タT3はオフし、トランジスタT4はオンする。電流I
は、今度はトランジスタT1及びT4を流れて第2の入
力段4を駆動し、もって、オーディオアンプ2は、その
通常のモードで作動することを許容される。
タT3はオフし、トランジスタT4はオンする。電流I
は、今度はトランジスタT1及びT4を流れて第2の入
力段4を駆動し、もって、オーディオアンプ2は、その
通常のモードで作動することを許容される。
オフする場合には(t2)、電圧VAは、電圧Vdより
低くなり、トランジスタT1をターンオフさせ、第1の
入力段3を直接的に駆動すべく、トランジスタT2が導
通することを可能にし、そしてオーディオアンプをその
ミュート状態に保持する。
低くなり、トランジスタT1をターンオフさせ、第1の
入力段3を直接的に駆動すべく、トランジスタT2が導
通することを可能にし、そしてオーディオアンプをその
ミュート状態に保持する。
従って、本発明の回路は、一方ではオンした直後の、そ
して他方ではオフに先立つぜ・それぞれのされることを
可能にする。
して他方ではオフに先立つぜ・それぞれのされることを
可能にする。
更に、供給電圧VCが、最小値Vmtn(VZ+Vbe
)未満に降下するかそこに留る場合のすべてにおいて、
トランジスタT5は非導通となり、そして、トランジス
タT4のベースB4にはこのトランジスタをも非導通に
するような電圧値が存在する。そのような状態において
は、オーディオアンプ2はミュート状態にあり、もって
、本発明のミューティング回路は、供給電圧が所定の最
小値よりも低くなる瞬間においてさえ、オーディオアン
プをミューティングするという付加的な効果を奏する。
)未満に降下するかそこに留る場合のすべてにおいて、
トランジスタT5は非導通となり、そして、トランジス
タT4のベースB4にはこのトランジスタをも非導通に
するような電圧値が存在する。そのような状態において
は、オーディオアンプ2はミュート状態にあり、もって
、本発明のミューティング回路は、供給電圧が所定の最
小値よりも低くなる瞬間においてさえ、オーディオアン
プをミューティングするという付加的な効果を奏する。
[発明の効果]
以上のように、本発明によれば、簡単且つ効果的な方法
で技術的課題を解決したミューティング回路が得られる
。
で技術的課題を解決したミューティング回路が得られる
。
第1図は本発明に係るミューティング駅路の概略ブロッ
ク図、 :j第2図は第1図に
示されているミューティング回路の細部を概略的な形に
おいて示す図、第3図並びに第4図及び第5図は、本発
明に係るミューティング回路内に存在する電圧並びに電
流の値と時間との関係をそれぞれ示す図である。 1・・ミューティング回路 2・・オーディオアンプ 3.4・・入力段 5・・出力段 10・・スイッチ手段 A1・・電流源
ク図、 :j第2図は第1図に
示されているミューティング回路の細部を概略的な形に
おいて示す図、第3図並びに第4図及び第5図は、本発
明に係るミューティング回路内に存在する電圧並びに電
流の値と時間との関係をそれぞれ示す図である。 1・・ミューティング回路 2・・オーディオアンプ 3.4・・入力段 5・・出力段 10・・スイッチ手段 A1・・電流源
Claims (1)
- 【特許請求の範囲】 1、第1の入力段(3)及び第2の入力段(4)と該第
2の入力段(4)に印加される信号入力(IN)とを有
するオーディオアンプ(2)用ミューティング回路(1
)であって、該第1及び第2の入力段は、電流源(A1
)を介して供給電圧を供給され、出力段(5)の入力に
互いに並列に接続される出力(U3、U4)をそれぞれ
有するものにおいて、 該第1の入力段(3)への電力供給と該第2の入力段(
4)への電力供給とを切り替えるスイッチ手段(10)
であって、所定の遅延を有して前記供給電圧のパターン
と関連付けられている基準電圧(Vd)の値と、供給電
圧より低いそれぞれの所定電圧(VA、VB)の値とを
比較する比較手段(6、7)に作用的に連結されている
ものを具備することを特徴とするミューティング回路。 2、前記比較手段が、第1のコンパレータ(6)及び第
2のコンパレータ(7)であって、その出力が前記スイ
ッチ手段(10)を駆動すべく接続されているところの
論理ANDゲート(9)のそれぞれの入力に導かれるそ
れぞれの出力を有するものを備えている請求項1に記載
のミューティング回路。 3、第1のコンパレータ(6)及び第2のコンパレータ
(7)と、電源及びアース間に接続される、第1の抵抗
分圧器(17)及び第2の抵抗分圧器(19)と、前記
基準電圧(Vd)の電極とを備え、該コンパレータは、
一方が対応する分圧器のセンタタップに接続され、他方
が該基準電圧の電極に接続される、それぞれの入力対を
有する請求項1に記載のミューティング回路。 4、電源及びアース間に接続される抵抗分圧器(8)と
、遅延回路をもたらすためのコンデンサ(C)であって
、該抵抗分圧器(8)の内の1つの抵抗器(Rd2)に
並列に接続されるものとを備え、もって該抵抗分圧器の
センタタップに前記基準電圧(Vd)を発生する請求項
1に記載のミューティング回路。 5、前記各コンパレータ(6、7)が、互いに接続され
且つ前記電流源(A1)に接続されるエミッタを有する
1対のトランジスタを備えており、一方の該トランジス
タのコレクタが、前記オーディオアンプ(2)の対応す
る入力段(3、4)に直接的に接続されている請求項2
に記載のミューティング回路。 6、前記第2の抵抗分圧器(19)及びアースの間に接
続されるエミッタ(E5)及びコレクタ(C5)と、ツ
ェナーダイオード(DZ)及び抵抗器(R9)の直列回
路を介して電源に接続されるベース(B5)とを有する
トランジスタ(T5)を備える請求項3に記載のミュー
ティング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20848/88A IT1217773B (it) | 1988-06-02 | 1988-06-02 | Circuito di ammutolimento per amplificatori audio |
| IT20848-A/88 | 1988-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111110A true JPH02111110A (ja) | 1990-04-24 |
Family
ID=11172975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139402A Pending JPH02111110A (ja) | 1988-06-02 | 1989-06-02 | オーディオアンプ用ミューティング回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4956616A (ja) |
| EP (1) | EP0344510B1 (ja) |
| JP (1) | JPH02111110A (ja) |
| DE (1) | DE68920909T2 (ja) |
| IT (1) | IT1217773B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666592B2 (ja) * | 1989-11-30 | 1994-08-24 | 株式会社東芝 | 電力増幅装置 |
| US5426394A (en) * | 1993-03-12 | 1995-06-20 | Thomson Consumer Electronics S.A. | Sound intermediate frequency amplifier for a broadcast receiver |
| DE4329638C2 (de) * | 1993-09-02 | 1996-10-24 | Telefunken Microelectron | Lauthöreinrichtung |
| EP0678975B1 (en) * | 1994-04-15 | 1997-10-08 | STMicroelectronics S.r.l. | Low frequency amplifier |
| US6316993B1 (en) * | 1999-02-22 | 2001-11-13 | Texas Instruments Incorporated | Analog circuitry for start-up glitch suppression |
| TWI320996B (en) * | 2006-07-06 | 2010-02-21 | Tatung Co | Pop sound prevention module and speaker apparatus thereof |
| US7460441B2 (en) * | 2007-01-12 | 2008-12-02 | Microchip Technology Incorporated | Measuring a long time period |
| CN102868956B (zh) * | 2012-09-24 | 2015-02-11 | 深圳市纳芯威科技有限公司 | 噪声门电路以及音频功放设备 |
| CN113824470A (zh) * | 2021-09-26 | 2021-12-21 | 海南宝通实业公司 | 一种跳频收信话音质量的改善方法及装置 |
| CN115379344A (zh) * | 2022-09-14 | 2022-11-22 | 重庆长安汽车股份有限公司 | 车载音响的静音电路、装置及车辆 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339170Y2 (ja) * | 1971-12-17 | 1978-09-21 | ||
| US4034268A (en) * | 1975-11-10 | 1977-07-05 | Heath Company | Speaker protection circuit |
| JPS5935522B2 (ja) * | 1979-10-16 | 1984-08-29 | ヤマハ株式会社 | 電力増幅器 |
| JP3546335B2 (ja) * | 1994-06-21 | 2004-07-28 | 生化学工業株式会社 | 注射具のシリンダ筒のための補助具 |
-
1988
- 1988-06-02 IT IT20848/88A patent/IT1217773B/it active
-
1989
- 1989-05-16 DE DE68920909T patent/DE68920909T2/de not_active Expired - Fee Related
- 1989-05-16 EP EP89108742A patent/EP0344510B1/en not_active Expired - Lifetime
- 1989-05-31 US US07/359,363 patent/US4956616A/en not_active Expired - Lifetime
- 1989-06-02 JP JP1139402A patent/JPH02111110A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE68920909D1 (de) | 1995-03-16 |
| US4956616A (en) | 1990-09-11 |
| IT8820848A0 (it) | 1988-06-02 |
| IT1217773B (it) | 1990-03-30 |
| EP0344510A3 (en) | 1990-12-05 |
| DE68920909T2 (de) | 1995-10-05 |
| EP0344510A2 (en) | 1989-12-06 |
| EP0344510B1 (en) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03201818A (ja) | 比較回路 | |
| JPH02111110A (ja) | オーディオアンプ用ミューティング回路 | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4274061A (en) | Reference voltage source, in particular for amplifier circuits | |
| US4970452A (en) | Integrated circuit comprising a switchable current generator | |
| US3165707A (en) | Zener diode noise generator with feedback for threshold maintenance | |
| US6472928B1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| US10965264B2 (en) | Bias circuit for supplying a bias current to an RF power amplifier | |
| JPS632487B2 (ja) | ||
| JPS6022862A (ja) | 電源回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS5947817A (ja) | 高周波増幅器 | |
| JP2615033B2 (ja) | スイツチ回路 | |
| SU1698964A1 (ru) | Амплитудный формирователь | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JPH0139014Y2 (ja) | ||
| SU1104648A1 (ru) | Дифференциальный усилитель | |
| JPS6117412B2 (ja) | ||
| JPS5811579B2 (ja) | 信号レベル判定回路 | |
| JPH09153774A (ja) | 波形成形回路 | |
| JPH0531358U (ja) | ロジツク回路を具えるアナログ・スイツチ回路 | |
| JPH04311110A (ja) | 論理回路 | |
| JPH03150921A (ja) | ヒステリシス付きコンパレータ | |
| JPS616925A (ja) | スイツチ回路 |