JPH02112043A - プログラム処理装置 - Google Patents
プログラム処理装置Info
- Publication number
- JPH02112043A JPH02112043A JP26531788A JP26531788A JPH02112043A JP H02112043 A JPH02112043 A JP H02112043A JP 26531788 A JP26531788 A JP 26531788A JP 26531788 A JP26531788 A JP 26531788A JP H02112043 A JPH02112043 A JP H02112043A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- programs
- program
- cpu
- transferring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、プログラマブルコントローラ等のプログラ
ム処理装置、特に単一のハードウェアにより多種類の基
本ソフト（以下０ ／ ｓ ）その他のプログラムの処
理が可能なプログラム処理装置に関するものである。
ム処理装置、特に単一のハードウェアにより多種類の基
本ソフト（以下０ ／ ｓ ）その他のプログラムの処
理が可能なプログラム処理装置に関するものである。
第３図は、従来のプログラム処理装置の一例としてプロ
グラマブルコントローラを示すもので、図中（１）はＣ
ＰＵ、（２）は、Ｉｎ（７）ＣＰＵ（＋）内に設けられ
たプログラムの実処理を行なうＣＰＵコア、（３ａ）は
ＣＰＵ（１）４’実行する０／Ｓ等（Ｄ１ログラムが格
納されているメモリ（ＲＯＭ）、（４）は外部記憶装置
（６ａ）内にあるユーザープログラムを転送（以下ブー
トと称す）し格納するためにプログラマブルコントロー
ラ（５）内に設けた内部メモリ（ＲＡＭ）、（５）は上
記ＣＰ Ｕ （１） ＣＰ Ｕコア（２） メモリ
（３ａ）および内部メモリ（４）を内蔵するプログラマ
ブルコントローラ、（６ａ）はユーザープログラムが格
納されている外部記憶装置である。
グラマブルコントローラを示すもので、図中（１）はＣ
ＰＵ、（２）は、Ｉｎ（７）ＣＰＵ（＋）内に設けられ
たプログラムの実処理を行なうＣＰＵコア、（３ａ）は
ＣＰＵ（１）４’実行する０／Ｓ等（Ｄ１ログラムが格
納されているメモリ（ＲＯＭ）、（４）は外部記憶装置
（６ａ）内にあるユーザープログラムを転送（以下ブー
トと称す）し格納するためにプログラマブルコントロー
ラ（５）内に設けた内部メモリ（ＲＡＭ）、（５）は上
記ＣＰ Ｕ （１） ＣＰ Ｕコア（２） メモリ
（３ａ）および内部メモリ（４）を内蔵するプログラマ
ブルコントローラ、（６ａ）はユーザープログラムが格
納されている外部記憶装置である。
従来のプログラム処理装置は上記のようにブート形とし
て構成され、プログラマブルコントローラ（５）は、第
４図に示すフローチャートのように動作する。すなわち
、電源ＯＮ時、ＣＰ Ｕ （＋）のＣＰＵＦア（２）は
、Ｏ／Ｓ等のプログラムが格納されているメモリ（３ａ
）より実行を開始し、このとき外部記憶装置（６ａ）内
にあるユーザープログラムのブートを行なう（ステップ
（４１））。そしてその後、ステップ（４２）で実際の
処理を行なう。
て構成され、プログラマブルコントローラ（５）は、第
４図に示すフローチャートのように動作する。すなわち
、電源ＯＮ時、ＣＰ Ｕ （＋）のＣＰＵＦア（２）は
、Ｏ／Ｓ等のプログラムが格納されているメモリ（３ａ
）より実行を開始し、このとき外部記憶装置（６ａ）内
にあるユーザープログラムのブートを行なう（ステップ
（４１））。そしてその後、ステップ（４２）で実際の
処理を行なう。
なお、各種のプログラマブルコントローラ（５）では、
メモリ（３ａ）の内容を変更することで、その種類を分
けている。すなわち、ハードウェア構成をその都度変え
ている。
メモリ（３ａ）の内容を変更することで、その種類を分
けている。すなわち、ハードウェア構成をその都度変え
ている。
（発明が解決しようとする課題〕
上記のような従来のプログラム処理装置では、その種類
を変更する際に、Ｏ／Ｓ等のプログラムを格納するメモ
リ（３ａ）を上記プログラムの種類の変更に対応して変
更しなければならないという課題があった。
を変更する際に、Ｏ／Ｓ等のプログラムを格納するメモ
リ（３ａ）を上記プログラムの種類の変更に対応して変
更しなければならないという課題があった。
この発明は、上記課題を解決するためになされたもので
、単一のハードウェア構成で、Ｏ／Ｓ等のプログラムに
合せて種類を変えることのできるプログラム処理装置を
得ることを目的とする。
、単一のハードウェア構成で、Ｏ／Ｓ等のプログラムに
合せて種類を変えることのできるプログラム処理装置を
得ることを目的とする。
（課題を解決するための手段）
この発明に係るプログラム処理装置は、外部記憶装置か
ら転送されてきたＯ／Ｓその他のプログラムを記憶する
内部メモリと、上記プログラムを実処理するＣＰＵコア
と、上記プログラムを上記内部メモリに転送するため転
送プログラムを記憶する転送プログラムメモリとを備え
、上記転送プログラムメモリを、上記ＣＰＵコアととも
にＣＰＵ内に設けるようにしたものである。
ら転送されてきたＯ／Ｓその他のプログラムを記憶する
内部メモリと、上記プログラムを実処理するＣＰＵコア
と、上記プログラムを上記内部メモリに転送するため転
送プログラムを記憶する転送プログラムメモリとを備え
、上記転送プログラムメモリを、上記ＣＰＵコアととも
にＣＰＵ内に設けるようにしたものである。
この発明においては、外部記憶装置内にＯ／Ｓを含むプ
ログラムが記憶されており、またこのプログラムを内部
メモリに転送するための転送プログラムが転送プログラ
ムメモリに記憶され、この転送プログラムメモリがＣＰ
ＵコアとともにＣＰＵ内に設けられている。そして電源
０８時にＣＰＵ内に設けられた転送プログラムメモリよ
り処理を開始してブートを行ない、ｃｐｕ以外にメモリ
を必要とせず、またメモリ内容の変更も要しない。
ログラムが記憶されており、またこのプログラムを内部
メモリに転送するための転送プログラムが転送プログラ
ムメモリに記憶され、この転送プログラムメモリがＣＰ
ＵコアとともにＣＰＵ内に設けられている。そして電源
０８時にＣＰＵ内に設けられた転送プログラムメモリよ
り処理を開始してブートを行ない、ｃｐｕ以外にメモリ
を必要とせず、またメモリ内容の変更も要しない。
（実施例〕
第１図は、この発明の一実施例を示すもので、図中、第
３図と同一符号は同−又は相当部分を示す。上記第１図
において、（３）は外部記憶装置（６）内に格納されて
いるＯ／Ｓ等のプログラムおよびユーザプログラムを内
部メモリ（４）にブートするための転送プログラムが格
納されている転送プログラムメモリで、ＣＰＵコア（２
）とともにＣＰ Ｕ （１）内に設けられている。（６
）はユーザプログラムのみならずＯ／Ｓ等のプログラム
をも格納する外部記憶装置である。
３図と同一符号は同−又は相当部分を示す。上記第１図
において、（３）は外部記憶装置（６）内に格納されて
いるＯ／Ｓ等のプログラムおよびユーザプログラムを内
部メモリ（４）にブートするための転送プログラムが格
納されている転送プログラムメモリで、ＣＰＵコア（２
）とともにＣＰ Ｕ （１）内に設けられている。（６
）はユーザプログラムのみならずＯ／Ｓ等のプログラム
をも格納する外部記憶装置である。
次に、上記実施例の動作を第２図に示すフローチャート
を参照しながら説明する。
を参照しながら説明する。
まず、電源０８時、ｃ ｐ ｕ （ｔ）にあるＣＰＵコ
ア（２）は、ｃ ｐ ｕ （ｔ）内にある転送プログラ
ムメモリ（３）より実行を開始する。このとき、外部記
憶装置（６）内にあるＯ／Ｓ等のプログラムの内部メモ
リ（４）へのブートを行なう（ステップ（２１））。次
いで、ステップ（２２）において、内部メモリ（４）に
ブートされたＯ／Ｓ等のプログラムに実行を移すために
分岐し、その後、内部メモリ（４）に実行が移されて、
ステップ（２３）において実際の処理を行なう。
ア（２）は、ｃ ｐ ｕ （ｔ）内にある転送プログラ
ムメモリ（３）より実行を開始する。このとき、外部記
憶装置（６）内にあるＯ／Ｓ等のプログラムの内部メモ
リ（４）へのブートを行なう（ステップ（２１））。次
いで、ステップ（２２）において、内部メモリ（４）に
ブートされたＯ／Ｓ等のプログラムに実行を移すために
分岐し、その後、内部メモリ（４）に実行が移されて、
ステップ（２３）において実際の処理を行なう。
しかして、Ｏ／Ｓ等のプログラムが外部記憶装置（６）
に格納され、またこれをブートする転送プログラムが、
ｃ ｐ ｕ （ｉ）内に設けた転送プログラムメモリ（
３）に格納されているので、Ｏ／Ｓ用のメモリ（３ａ）
の変更を要することなく、多種類の０／Ｓプログラムを
処理することが可能となる。
に格納され、またこれをブートする転送プログラムが、
ｃ ｐ ｕ （ｉ）内に設けた転送プログラムメモリ（
３）に格納されているので、Ｏ／Ｓ用のメモリ（３ａ）
の変更を要することなく、多種類の０／Ｓプログラムを
処理することが可能となる。
なお、上記実施例では、プログラマブルコントローラ（
５）について説明したが、周辺装置等、０／Ｓ等のプロ
グラムを外部記憶装置からブートするものであれば同様
に適用でき、上記実施例と同様の効果が期待できる。
５）について説明したが、周辺装置等、０／Ｓ等のプロ
グラムを外部記憶装置からブートするものであれば同様
に適用でき、上記実施例と同様の効果が期待できる。
この発明は以上説明したとおり、０／Ｓ等のプログラム
を外部記憶装置に格納するとともに、このプログラムを
内部メモリにブートするための転送プログラムを転送プ
ログラムメモリに記憶させ、この転送プログラムメモリ
を、ＣＰＵ内に設けるようにしているので、部品点数を
削減できるとともに、Ｏ／Ｓ用のメモリの変更も不要と
なる。このため、単一のハードウェアで多種類０／Ｓプ
ログラムを処理することができる等の効果がある。
を外部記憶装置に格納するとともに、このプログラムを
内部メモリにブートするための転送プログラムを転送プ
ログラムメモリに記憶させ、この転送プログラムメモリ
を、ＣＰＵ内に設けるようにしているので、部品点数を
削減できるとともに、Ｏ／Ｓ用のメモリの変更も不要と
なる。このため、単一のハードウェアで多種類０／Ｓプ
ログラムを処理することができる等の効果がある。
第１図はこの発明の一実施例を示すプログラム処理装置
の構成図、第２図はその動作を示すフローチャート、第
３図は従来のプログラム処理装置を示す構成図、第４図
はその動作を示すフローチャートである。 ｃｐｕ、（２） ・ＣＰＵコア、転送プログラム
メモリ、 内部メモリ、 プログラマブルコントローラ、 外部記憶装置。 なお、各図中同一符号は同−又は相当部分を示す。
の構成図、第２図はその動作を示すフローチャート、第
３図は従来のプログラム処理装置を示す構成図、第４図
はその動作を示すフローチャートである。 ｃｐｕ、（２） ・ＣＰＵコア、転送プログラム
メモリ、 内部メモリ、 プログラマブルコントローラ、 外部記憶装置。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 外部記憶装置から転送されてきた基本ソフトその他のプ
ログラムを記憶する内部メモリと、上記プログラムを実
処理するＣＰＵコアと、上記プログラムを上記内部メモ
リに転送するための転送プログラムを記憶する転送プロ
グラムメモリとを備え、上記転送プログラムメモリを上
記ＣＰＵコアとともにＣＰＵ内に設けたことを特徴とす
るプログラム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26531788A JPH02112043A (ja) | 1988-10-21 | 1988-10-21 | プログラム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26531788A JPH02112043A (ja) | 1988-10-21 | 1988-10-21 | プログラム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02112043A true JPH02112043A (ja) | 1990-04-24 |
Family
ID=17415514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26531788A Pending JPH02112043A (ja) | 1988-10-21 | 1988-10-21 | プログラム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02112043A (ja) |
-
1988
- 1988-10-21 JP JP26531788A patent/JPH02112043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01232447A (ja) | シングル・チップ・マイクロコンピュータ | |
| JPH01297764A (ja) | プロセッサ | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPS60186934A (ja) | 集積回路 | |
| JPS62117003A (ja) | マルチｃｐｕ構成プログラマブルコントロ−ラ | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH07210403A (ja) | タスク切換システム | |
| JPS63298657A (ja) | Ｉｐｌ方式 | |
| JPH01191938A (ja) | 情報処理装置 | |
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62221060A (ja) | マイクロプロセツサシステムの制御方法 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS57121745A (en) | Microprogram control device | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH117385A (ja) | 演算処理装置 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPS54159835A (en) | Multiple transfer instructing system | |
| JPH02130040U (ja) | ||
| JPS6148746B2 (ja) | ||
| JPH03228191A (ja) | マイクロコンピュータ | |
| JPS62202236A (ja) | マイクロコンピユ−タ装置 | |
| JPS61264444A (ja) | 中央処理装置のデ−タ処理方式 |