JPH02112965A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はラインデータを受けてドツトにより文字または
図形等の画像を記録する記録装置に関する。

（従来の技術） ドツトにより画像の記録をライン記録で行なう従来の記
録装置において、同一ラインデータで２ライン記録する
方式を備えたものがある。かかる記録方式では、たとえ
ば標準の記録方式選択のときは１ラインデータで２ライ
ン記録を行ない、ファイン記録方式選択のとき１ライン
データで１ライン記録を行なう様に構成されている。

かかる記録装置において標準の記録方式を選択したとき
は、細かい画像部分でも、斜めの線でも、弧状の線でも
、記録対象の形状にかかわらず、２ラインは同一ライン
データで記録することが行なしかし、上記した如き標準
の記録方式を選択した場合、ファイン記録方式を選択し
た場合に比較して、副走査方向の分解能は半分である。

このため、曲線、斜線等が副走査方向に２ドツト長づつ
の粗い階段状の部分を伴って記録されることになり、文
字、図形等がファイン記録方式による記録に比して、か
なり認識しづらい画像となる問題点がある。

本発明の文字、図形等の画像における階段状の部分の表
示が円滑になり、かつ直交性を損なうことが少ない記録
が行なえる記録装置を提供することを目的とする。

（課題を解決するための手段） 上記の課題を解決するため本発明の記録装置は次の如く
構成した。

本発明の記録装置は、ラインデータを受けてドツトによ
り文字、記号または／および固形等の画像を記録する記
録装置において、旧（ｉは自然数）ラインデータとＮｔ
＊＋ラインデータとに関連した円滑ラインデータを生成
するラインデータ生成手段を備え、Ｎｉラインデータに
よる記録とＮｉや、ラインデータによる記録との間のラ
インにラインデータ生成手段により生成された円滑ライ
ンデータによる記録を行なうようにしたものである。

（作用） 記録装置に伝送されてきたＮｉラインデータとＮｉ、＋
ラインデータとを受けて、ＮｉラインデータとＮｉ。１
ラインデータとに関連した円滑ラインデータがラインデ
ータ生成手段により生成され、生成された円滑ラインデ
ータによる記録はＮｉラインデータによる記録とＮｉ。

１ラインデータによる記録との間のラインになされる。

したがって、Ｎｉラインデータによる記録とＮｉヤ。

ラインデータによる記録との間のラインに円滑ラインデ
ータによる記録との間に存在する階段状部分の表示が円
滑ラインデータによる記録のために円滑化される。

（実施例） 以下、本発明を実施例により説明する。

第２図は記録装置の概略構成図である。本実施例におい
てはデータ生成手段が内蔵されている場合を例に説明す
る。

記録装置は対向する一対のフレーム１，１′を有し、フ
レーム１，１′にプラテン軸４が軸架しである。プラテ
ン軸４にはプラテン２が設けられており、プラテン２に
はサーマルヘッド３が対向して設けである。

プラテン軸４の一方端側にはプラテン駆動輪５が着脱自
在に固着してあり、プラテン駆動輪５はフレーム１に取
付けられたステッピングモータフによってベルト６を介
して駆動されるようにしである。

プラテン２とサーマルヘッド３との間にはシート状の感
熱記録媒体を構成する感熱紙８が介装され、プラテン２
０回動によりプラテン軸４に対して垂直方向すなわち副
走査方向に搬送する。

サーマルヘッド３は第３図に示す内部回路図の如く、プ
ラテン軸４の方向に設けられ、ドツト数の発熱素子ＩＯ
と各発熱素子ＩＯをそれぞれ駆動するゲート回路１１と
を備え、ゲート回路１１はたとえば８ブロツク７に区分
し、各ブロックのゲート回路１１の開閉を制御するため
のストローブパルスを発生するブロック制御回路２１の
信号とデータランチ回路２２からのラッチ出力とがゲー
ト回路１１に供給してあって、ゲート回路１１の出力電
位によって対応する発熱素子を制御するように構成され
ている。

一方、記録装置には第１図に示す如（中央処理装置（Ｃ
ＰＵ）２３、プログラムを記憶させたＲＯＭ２４および
データ等を記憶するＲＡＭを有するマイクロコンピュー
タ２６を備えており、供給されたラインデータをＲＡＭ
２５に一旦記憶すると共にデータラッチ回路２２に送出
してランチさせ、ブロック制御回路２１を制御して高電
位のストローブパルスを順次各ブロックに供給すること
により、データラッチ回路２２にう・７チされたライン
データ中の論理“ｌ”のデータが供給されているゲート
回路１１に対応する発熱素子１０を発熱させて、ドツト
記録していく。

１ラインの記録が終了したとき、マイクロコンピュータ
２６からドライバ回路２７にステッピングモータ７を駆
動する信号が出力する。この信号を受けてドライバ回路
２７からの出力によりステッピングモータ７はステップ
駆動させられ、感熱紙８を副走査方向に駆動する。

本発明の一実施例においては、さらにＲＯＭ２４には、
２ライン記録する方式が選択されているとき、第２ライ
ン目に記録されるラインデータを変換するプログラムが
記憶させである。またＲＡＭ２５にはマイクロコンピュ
ータ２６に供給されたＮｉラインデータとＮｉラインデ
ータに’ｔｔ　＜　Ｎｔ、ｔラインデータとを記憶する
ラインデータエリア、ＮｉラインデータとＮＩ４１ライ
ンデータとの排他論理和Ｘを記憶するＸデータエリア、
ＮｉラインデータとＮｔ＋＋ラインデータとの論理積Ｙ
を記憶するＹデータエリア、排他論理和Ｘ中の論理“１
”が連続するビット長ｎを計数するｎカウントエリア、
Ｎｉラインデータのビットの状態ｍを記憶するｍフラグ
エリア、Ｎｉラインデータのビット反転時にセントされ
るｆフラグエリア、ビット長ｎの計数開始直前における
論理積Ｙのビットの状態を記憶するＰｒフラグエリア、
Ｎｉラインデータのビット長を計数するピントｂカウン
トエリア（１≦ｂ≦ビツトエンド）　、Ｎｉラインデー
タとＮ＋＋１ラインデータとの間のラインに記憶される
円滑ラインデータＳを記憶するＳデータエリア、排他論
理和Ｘのビットの状ｕ（Ｘ）ｂを記憶する（Ｘ）、フラ
グエリア、論理積Ｙのビットの状Ｇ（Ｙ）ｂを記憶する
（　Ｙ　）　ｂフラグエリアおよび中間処理データＸ′
を記憶するＸ′データエリアを備えている。

上記の如く構成された本発明の一実施例の作用を第４図
および第６図に示すフローチャートにしたがって説明す
る。

記録装置による記録を開始すると記録方式が標準の記録
方式が選択されているか否かがチエツクされる（ステッ
プＳＩ）。標準の記録方式が選択されていないときはフ
ァイン記録方式が選択されている場合であって、ライン
データエリアに記憶されているラインデータがデータラ
ッチ回路２２に供給されてラッチされ、ブロック制御回
路２１から順次ストローブ信号が出力され、ランチされ
たラインデータに対応した発熱素子ＩＯが発熱し、感熱
紙８にドツトによる記録が行なわれ、次いで感熱紙８が
副走査方向にラインフィードされ、続いてＮ　ｉ＋　１
ラインデータの記録が行なわれる。

ステップＳ１において標準の記録方式が選択されている
と判別されると、ラインデータエリアに記憶されている
Ｎｉラインデータがデータランチ回路２２にラッチされ
る（ステップＳＺ）。ステップＳ２に続いてブロック制
御回路２１から順次ストローブ信号が出力され、ラッチ
されたうインデータに対応した発熱素子１０が発熱し、
Ｎｉラインデータに対応してドツトによる記録が感熱紙
８上に行なわれる（ステップＳ３）。ステップＳ３に続
いて感熱紙８が１ライン分、ラインフィードされる（ス
テップＳ４）。ステップＳ４に続いて、ラインデータエ
リアに記憶されているＮｉラインデータおよびＮｉ。１
ラインデータから円滑ラインデータＳが生成される（ス
テップＳ５）。ステップＳＳに続いて円滑ラインデータ
Ｓがデータランチ回路２２にランチされる（ステップＳ
６）。次にステップＳ３と同様に感熱紙８に円滑ライン
データＳがドツト記録され（ステップＳ、）、感熱紙８
が１ラインラインフイードされる（ステップＳｓ）。

ステップＳ、に続いてラインデータメモリに記憶されて
いるＮｉ、１ラインデータが記録される。以下同様に記
録が進められる。この状態を模式的に示せば第５図（ｂ
ｌに示す如くである。なお第５図（ａ）は従来方式によ
る記録を模式的に示している。

つぎに円滑ラインデータＳを生成するフロチャートにつ
いて説明する。

円滑データ生成ステップに入ると、ｎカウントエリアの
記憶内容、ｆフラグエリアの記憶内容、Ｐｒフラグエリ
アの記憶内容およびビットｂカウントエリアの記憶内容
をリセットする初期化が行なわれる（ステップＳ、１）
。続いてＮｉラインデータとＮ＋＋１ラインデータとの
排他論理和Ｘが演算され、Ｘデータエリアに記憶される
と共に、両ラインデータとの論理積Ｙが演算され、Ｙデ
ータエリアに記憶される（ステップＳ、２）。

ステップＳＳ２に続いて排他論理和Ｘのｂビットが論理
“０”か否かがチエツクされ（ステップ５５３）、ステ
ップＳＳ３において論理“０”と判別されたときは論理
積Ｙのｂビットが論理“Ｏ”か歪力１がチエツクされる
（ステンブＳ、４）。ステップＳ５４において論理“０
”と判別されたときはＰｒフラグエリアの記憶内容がリ
セットされ（ステップ５５５）、論理“ｌ”と判別され
たときはＰｒフラグエリアの記憶内容がセットされる（
ステップＳ３．）。ステップＳＳＳおよびステップＳ５
＆に続いて、ビット上カウントエリアの記憶内容が“＋
１”され（ステップＳＳ？）　、Ｎｉラインデータのビ
ット長がビットエンドに達するまでステップＳＳ３に戻
される（ステップＳ、８）。ここでステップＳＳ３にお
いて排他論理和Ｘの各ビットが論理“１”であるか否か
が判断され、論理和Ｙの各ビットの論理“１”および論
理“０”によってＰｒフラグエリアの内容がセント、リ
セットされる。したがってステップＳ６．〜ＳＳ？およ
びステップ５ｅ１１においては排他論理和Ｘの各ビット
が論理“１”となっているかをサーチし、Ｐｒフラグエ
リアの内容のセント、リセットの設定を行なっている。

ステップＳ５３において排他論理和Ｘのｂビットが論理
“１”と判別されたときは、ステップＳ、３に続き、Ｎ
ｉラインデータのｂビットが論理“Ｏ”かチエツクされ
（ステップ５ｓｅ）　、論理“０”と判別されたときは
ｍフラグエリアの内容が論理“０”にされ（ステップ５
Ｓ９）　、論理“１”と判別されたときはｍフラグエリ
アの内容が論理“１”にされる（ステップＳ６゜）。ス
テップＳ５８〜Ｓ６゜においては排他論理和Ｘの論理“
０”から論理“１”にピント反転した位置に対応するＮ
ｉラインデータのビットの状態を設定している。

ステップＳＳ９．　　Ｓ６゜に次いで、ｎカウントエリ
アの計数値を“＋１”し、ビット上カウントエリアの計
数値を“＋１”する（ステップＳ、１）。続いてビット
上カウントエリアの計数値がＮｉラインデータの“ビッ
ト長＋１”になったか否かがチエツクされる（ステップ
Ｓ、２）。ステップＳ６□においてビット上カウントエ
リアの計数値がＮｉラインデータの“ビット長＋１”に
なっていないときは、排他論理和Ｘのｂビットが論理“
１”か否かがチエツクされ（ステップ５６３）、論理“
１”と判別されたときは「フラグエリアの内容が論理“
１”であるか、すなわち［フラグは既にセットされてい
るか否かがチエツクされる（ステップ５６４）。

ここでステップＳ６□はＮｉラインデータのビットエン
ドに達したかをチエツクしており、ステップＳ６□およ
びＳ６３とは排他論理和Ｘのｂビットが論理“０”であ
るかを探している。

ステップ８６４において「フラグエリアの内容が論理“
ｌ”、すなわち既にセットされているときは、ステップ
ｓｈａに続いてステップＳ６１に戻され、ｆフラグエリ
アの内容が論理“０”のときはｍフラグエリアの内容が
論理″Ｏ”、すなわちｍフラグがリセットされているか
否かがチエツクされ（ステップＳ、５）、ステップｓｂ
ｓに続いてＮｉラインデータのｂビットが論理“１”か
否かがチエツクされる（ステップＳ６６＋　　３６□）
。ｍフラグエリアの内容が論理“０”でかつＮｉライン
データのｂビットが論理“０”と判別されたときはステ
ップＳ６１に戻され、ｍフラグエリアの内容が論理“０
”でかつＮｉラインデータのｂビットが論理“ｌ”と判
別されたときはｆフラグエリアの内容が論理“１”、す
なわちｆフラグがセットされ（ステップ５６１１）、続
いてステップＳ６１に戻される。ｍフラグエリアの内容
が論理“１”でかつＮｉラインデータのｂビットが論理
“０″のときはｆフラグがセントされ（ステップ５６ｅ
）、続いてステップＳ６１に戻され、ｍフラグエリアの
内容が論理“１”でかつＮｉラインデータのｂビットが
論理“１”のときはステップＳ６１に戻される。

ステップＳ６１の実行によりＮｉラインデータのビット
が１つ進められてステップ８６□〜３６Ｂの実行がなさ
れ、排他論理和Ｘのピントが１つ進められて、進められ
たビットに対してステップＳ６３が実行される。

ステップ８６３〜８６ＢはＮｉラインデータのビット反
転が生じたかをチエツクをし、すなわちｍフラグの内容
と、Ｎｉラインデータのｂビットの内容の不一致をチエ
ツクし、さらにＮｉラインデータのビット反転フラグす
なわちｆフラグエリアの内容を設定をする。

ステップｓｂｚにおいてビット上カウントエリアの計数
値が“ビット長＋１”になったと判別されたときは、Ｐ
ｒフラグエリアの内容が論理″０”か否かがチエツクさ
れる（ステップＳ１．）。

ステップＳ６□からステップＳ７１を実行し、後記の場
合に行なう論理積Ｙのｂビットの状態を判別しないのは
、Ｎｉラインデータの最后のビットまで排他論理和Ｘの
ｂビットが論理“１”のとき、その外側の論理積Ｙのビ
ット（ｂｌ１）が論理“０”とみなしているためである
。

ステップＳ６３において排他論理和Ｘのｂビットが論理
“０”と判別されたときは、論理積Ｙのｂビットが論理
“０”か否かがチエツクされる（ステップＳ６．）。ス
テップＳ６９において論理“１”と判別されたときは、
ステップＳ０に続いてＰｒフラグエリアの内容がチエツ
クされ（ステップＳ　７ｏ）論理“０”と判別されたと
きはステップＳ６９に続いてＰｒフラグエリアの内容が
チエツクされる（ステップＳ　、＋）。

ステップＳ、。においてＰｒフラグエリアの内容が論理
“０”でないときは第７図（ａｌに模式的に示す如く、
排他論理和Ｘの論理“１”が連続する直前の論理積Ｙが
論理“１”、すなわちＰｒフラグエリアの内容が論理“
１”で、かつ排他論理和Ｘが連続する論理“１”から論
理“０”に変ったときの論理積Ｙが論の“１”の場合で
ある。この場合を“１−１”の場合と記ず。ステップＳ
７゜においてＰｒフラグエリアの内容が論理“０”のと
きは第７図（ｂｌに模式的に示す如く、第７図（ａｌの
場合と同様にＰｒフラグエリアの内容が論理“０”で、
かつ排他論理和Ｘが連続する論理“１”から論理“０”
に変ったときの論理積Ｙが論理“１”の場合である。こ
の場合を“０−１”の場合と記す。ステップＳｔ＋にお
いてＰｒフラグの内容が論理“１”のときは第７図（Ｃ
１に模式的に示す如＜、Ｐｒフラグエリアの内容が論理
“１”で、かつ排他論理和Ｘが連続する論理“ｌ”から
論理“０”に変ったときの論理積Ｙが論理“０”の場合
である。この場合を“１−０”の場合と記す。ステップ
ＳｏｌにおいてＰｒフラグの内容が論理″Ｏ″のときは
第７図ｔｄｌに模式的に示す如＜、Ｐｒフラグエリアの
内容が論理“０”で、かつ排他論理和Ｘが連続する論理
“ｌ”から論理“０”に変ったときの論理積Ｙが論理“
０”の場合である。この場合を“ｏ　−ｏ　”の場合と
記す。

ステップＳ７０＋　　ｓｔ＋に続いて、この時点におい
てカウントしてきた排他論理和Ｘ中の論理“１”が連続
しているビット長ｎに対応して処理がなされる（ステッ
プＳ、２）。ステップＳｚｔは前記の各場合に対応する
ステップ８７□１〜Ｓ７□４がこれである。“１−１′
の場合はステップＳ７□、が、“０−１”の場合はステ
ップ５１２２が、“１−０”の場合はステップＳ７□３
が、“０−０′の場合はステップＳ７□４が対応する。

ステップＳ７□、に続いてＰｒフラグエリアの内容に論
理“１”が設定され（ステップ５７３）、またステップ
３７２２に続いてＰｒフラグエリアの内容に論理“１”
が設定される（ステップ５７４）。ステップＳ、２．に
続いてＰｒフラグエリアの内容に論理“０”が設定され
（ステップ５Ｏ５）　、またステップＳ７□、に続いて
Ｐｒフラグエリアの内容に論理“０”が設定される（ス
テップ５７６）。

ステップ８７□１〜Ｓ、２４に続いてＰｒフラグエリア
の内容を設定するのは、既にＰｒフラグエリアの内容は
ステップＳ７゜およびＳ’ＩＩにてチエツクされている
ためである。ステップＳ’Ｔ３〜Ｓ７６に続いてｍフラ
グエリアの内容に論理“０”が設定され、ｆフラグエリ
アの内容に論理“０″が設定され（ステップ８７７）、
ステップ５Ｓｆｆに戻されてビットｂが“＋１”され、
次のビットに進められる。

ステップ５７１１においてビットｂが“ビットエンド＋
１”に達した場合、即ちＮｉラインデータの全ビットに
わたってステップ３５１〜ステツプＳ７８の実行に続い
て、ステップＳ７□１〜Ｓ、２４における処理結果のデ
ータＸ′と論理積Ｙとの論理和Ｓが演算される（ステッ
プＳ７．）。ここで論理和Ｓはト：滑ラインデータＳで
あって、Ｎｉラインデータの記録に続く次のラインは円
滑ラインデータＳにもとずく記録が行なわれ、続いてＮ
ｉ。、ラインデータの記録が行なわれることになる。

ステップＳ７□１における処理について説明する。

（ｉ）排他論理和Ｘのｎ個の論理“１”が連続する外側
の論理積Ｙの状態が（Ｐｒ　、　（Ｙ）ｂ）　　＝　（
１１）であって、排他論理和Ｘのｎ個の論理“１°゛が
連続する区間内でＮｉラインデータが１回以上反転して
いるときは、データＸ′は排他論理和Ｘが論理“１”の
区間におけるＮｉラインデータと同一とされる。したが
って円滑ラインデータＳはＮｉラインデータと同一とな
る。この状態は第８図（ａｌに示す如くであり、Ｎｉラ
インデータが２回続けて記録され、次いでＮｉ＋＋ライ
ンデータが記録されることになる。（ｉｉ）　　（Ｐｒ
、　（Ｙ）ｂ）　−（１，１）であって、排他論理和Ｘ
の論理“１”が連続する数ｎはｎ≧８で、かつｎの区間
、Ｎｉラインデータが論理“１″のとき（ｍフラグエリ
アの内容が論理“１”のとき）は、データＸ′は排他論
理和Ｘが論理“１”でｆアラグエリアの内容が論理″０
”の区間においてＮｉラインデータと同一とされる。し
たがって円滑ラインデータＳはＮｉラインデータと同一
となる。この状態は第８図（ｂｌに示す如くである。ま
た、（Ｐｒ、　（Ｙ）−）　＝　（１，１）であつて、
排他論理和Ｘの論理“ｌ＃が連続する数ｎはｎ≧８で、
かつｎの区間、Ｎｉラインデータが論理“０”のとき（
ｍフラグエリアの内容が論理“０”でｆフラグエリアの
内容が論理“０”のとき）は、データＸ′は排他論理和
Ｘが論理′ｌ”の両端に対するビット位置で論理“１”
とされる。したがって円滑ラインデータＳは第８図（Ｃ
１に示す如くである。（ｉｉｉ　）Ｐｒ、　（Ｙ）ｂ）
　＝　（１，１）であって、排他論理和Ｘの論理“１”
が連続する数ｎはｎ＜８でｆフラグエリアの内容が論理
″０”であるときは、データＸ′は排他論理和Ｘが論理
“１”のときにおけるＮｉラインデータと同一とされる
。したがって円滑ラインデータＳはＮｉラインデータと
同一となる。

この状態は第８図（ｄｌに示す如くである。

つぎに、ステップＳ？２２における処理について説明す
る。（ｉ）排他論理和Ｘのｎ個の論理“１”が連続する
外側の論理積Ｙの状態が（Ｐｒ、　（Ｙ）　ｂ）　＝（
０，Ｉ）であって、排他論理和Ｘのｎ個の論理“１”が
連続する区間内でＮｉラインデータが１回以上反転して
いるときは、データＸ′は排他論理和Ｘが論理“ｌ”の
区間におけるＮｉラインデータと同一とされる。したが
って円滑ラインデータＳは第９図（ａ）に示す如くであ
る。（ｉｉ　）　　（Ｐｒ、　（Ｙ）　ｂ）＝（０，１
）であって、排他論理和Ｘの論理“１”が連袂する数ｎ
はｎ≧８で、かつｎの区間、Ｎｉラインデータが論理“
１”のとき（ｍフラグエリアの内容が論理“ｌ”でｆフ
ラグエリアの内容が論理”０”のとき）は、データＸ′
は排他論理和Ｘが論理“１”のｎ区間において、排他論
理和Ｘの第９図（ｂｌにおける左側４ビツトを論理“０
”としたデータとされる。したがって円滑ラインデータ
Ｓは第９図（ｂｌに示す如くである。（Ｐｒ、　（Ｙ）
　ｂ）　＝（０，１）であって、排他論理和Ｘの論理“
１”が連続する数ｎはｎ≧８で、かつｎの区間、Ｎｉラ
インデータが論理″０″のとき（ｍフラグエリアの内容
が論理“０”でｒフラグエリアの内容が論理“０”のと
き）は、データＸ′は排他論理和Ｘの論理“１”のｎ区
間において、排他論理和Ｘの第９図ｆｃｌにおける右側
４ビツトを論理“１”としたデータとされる。したがっ
て円滑ラインデータＳは第９図ｔｃ＋に示す如くである
。（ｉｉｉ　）　　（Ｐｒ、　（Ｙ）　ｔ、）＝（０，
１）であって、排他論理和Ｘの論理“１”が連続する数
ｎはｎ＜３でｆフラグエリアの内容が論理“０”である
ときは、データＸ′は排他論理和Ｘの論理“ｌ”が連続
する右半分は論理“１”左半分は論理“０”としたデー
タとされる。なお、上記左、右は第９図（ｄｌにおける
左、右を示している。したがって円滑ラインデータＳは
第９図（ｄ）に示す如（になる。

つぎにステップＳ７□３における処理について説明する
。輸）排他論理和Ｘのｎ個の論理“１”が連続する外側
の論理積Ｙの状態が（Ｐｒ、　（Ｙ）　ｂ）　＝（１，
０）であって、排他論理和Ｘのｎ個の論理“１”が連続
する区間内でＮｉラインデータが１回以上反転している
ときは、データＸ′は排他論理和Ｘが論理“１”のｎ区
間におけるＮｉラインデータと同一とされる。したがっ
て円滑ラインデータＳは第１０図（ａｌに示す如くであ
る。（ｉｉ）　　（Ｐｒ。

（Ｙ）、）＝　（１，０）であって、排他論理和Ｘの論
理“１”が連続する数ｎはｎ≧８で、かつｎの区間、Ｎ
ｉラインデータが論理“１”のとき（ｍフラグエリアの
内容が論理“１”でｆフラグエリアの内容が論理“０”
のとき）は、データＸ′は排他論理和Ｘの論理“１”の
ｎ区間において、排他論連相Ｘの第１０図（ｂｌにおけ
る右側４ビツトを論理“０”としたデータとされる。し
たがって円滑ラインデータＳは第１０図（ｂ）に示す如
くである。

（Ｐｒ、　（Ｙ）ｂ）　＝　（１，Ｏ）であって、排他
論理和Ｘの論理“１”が連続する数ｎはｎ≧８で、かつ
ｎの区間、Ｎｉラインデータが論理“０”のとき（ｍフ
ラグエリアの内容が論理“０”でｆフラグエリアの内容
が論理“０”のとき）は、データＸ′は排他論理和Ｘの
論理“１”のｎ区間において、排他論理和Ｘの第１０図
ｔｃ）における左側４ビ・７トを論理“１”としたデー
タとされる。したがって円滑ラインデータＳは第１０図
（Ｃ１に示す如くである。（ｉｉｉ）　　（Ｐｒ、　（
Ｙ）ｂ）　＝　（１，Ｏ）であって、排他論理和Ｘの論
理“１”が連続する数はｎ＜８でｆフラグエリアの内容
が論理“０″であるときは、データＸ′は排他論理和Ｘ
の論理“１”が連続する右半分は論理“０”、左半分は
論理“１”としたデータとされる。なお、上記左、右は
第１０図（ｄｌにおける左、右を示している。したがっ
て円滑ラインデータＳは第１０図（ｄｌに示す如くにな
る。

つぎにステップＳ７□４における処理について説明する
。（ｉ）排他論理和Ｘのｎ個の論理“１”が連続する外
側の論理積Ｙの状態が（Ｐｒ、　（Ｙ）　ｂ）　”（０
，Ｏ）であって、排他論理和Ｘのｎ個の論理“１”が連
続する区間内でＮｉラインデータが１回以上反転してい
るときは、データＸ′は排他論理和Ｘが論理“１”のｎ
区間におけるＮｉラインデータと同一とされる。したが
って円滑ラインデータＳは第１１図（ａ）に示す如くで
ある。（ｉｉ　）　（Ｐｒ、　（Ｙ）　ｂ）−（０，Ｏ
）であって、Ｎｉラインデータが論理“１”のとき（ｍ
フラグエリアの内容が論理“１１で「フラグエリアの内
容が論理“０”のとき）は、データＸ′は排他論理和Ｘ
の論理“ｌ”の両端に対するビット位置で論理“０”と
される。したがって円滑ラインデータＳは第１１図（ｂ
）に示す如くである。（ｉｉｉ）　　（Ｐｒ、　（Ｙ）
ｂ）　＝　（０，０）であって、Ｎｉラインデータが論
理“０”のとき（ｍフラグエリアの内容が論理″０°で
ｆフラグエリアの内容が論理“Ｏ”のとき）は、データ
Ｘ′はＮｉラインデータと同一、すなわら論理“０”と
される。

したがって円滑ラインデータＳは論理“Ｏ”となる。こ
の状態は第１１図（Ｃ１に示す如くである。

以上の如く生成された円滑ラインデータＳを用いた記録
結果について説明する。第８図（ａｌ〜ｆｄｌに対して
は第１２図（ａ−１）　〜（ｄ−２）が、第９図（ａｌ
　〜ｆｄｌに対しては第１３図（ａ−１）　〜（ｄ２）
が、第１０図（ａｌ　〜（ｄｉに対しては第１４図（ａ
−１）　〜（ｄ−２）が、第１１図（ａｌ　〜（Ｃ）に
対しては第１５図（ａ−１）　〜（ｃ−２）がそれぞれ
対応させており、第１２図（ａ−１）は従来の場合を、
第１２図（ａ−２）は第８図（ａｌに示した円滑ライン
データＳを用いた場合を示し、他の場合も同様であって
（ａ＝ｄ−１）は従来の場合を、（ａ−ｄ−２）は本実
施例の場合を示している。

上記第１２図〜第１５図においてそれぞれ対応する従来
の場合と本実施例の場合とを比較すれば明らかな如く円
滑ラインデータＳがＮｉラインデータとＮｉ、＋ライン
データとの間に挿入して記録した本実施例の方が画像の
階段状の部分が円滑化される。

特に第１２図（Ｃ−１）と同図（ｃ−２）、第１３図（
ｂ−１）と同図（ｂ−２）、第１３図（Ｃ１）と同図（
ｃ−２）、第１３図（ｄ−１）と同図（ｄ−２）、第１
４図（ｂ−１）と同図（ｂ２）、第１４図（ｃ　−１）
と同図（Ｃ−２）、第１４図（ｄ−１）と同図（ｄ−２
）、第１５図（ｂ−１＞と同図（ｂ−２）との比較によ
り明らかであろう。

なお上記した実施例において、排他論理和Ｘ中の論理”
１”が連続するピント長の判別は８ヒツト以上か、未満
かで区別し、補正ビットｎは最大４ビット単位で行なっ
た。しかし、このビット数に限る必要もない。たとえば
最大補正ビット数を増大すれば、曲線、斜線の記録は滑
らかになるが、ライン方向に直交するパターンの記録の
ときはその交差部分が太くなる傾向が生ずる。また、最
大補正ビット数を減少させれば、曲線、斜線の記録の円
滑さは失なわれて従来の標準の記録方式による記録に近
ずくが、直交するパターンの記録のときその交差部分が
太（なることは緩和される。

また円滑ラインデータＳを記録装置内で生成する場合を
説明したが、Ｎｉラインデータ、Ｎｉ、１ラインデータ
の供給源側で円滑ラインデータＳを生成して、記録装置
で伝送されてきたＮｉラインデータ、円滑ラインデータ
Ｓ、Ｎｔ＋１ラインデータの順序で各ラインデータによ
る記録を行なってもよい。

（発明の効果） 以上説明した如く本発明によれば円滑ラインデータ生成
手段により生成された円滑ラインデータによる記録がＮ
ｉラインデータによる記録とＮｔ＋＋ラインデータによ
る記録との間のラインに介在させたために、記録された
文字、記号または／および図形等の画像は、従来Ｎｉラ
インデータによる記録を２回続けた場合に比較して、画
像において生じていた階段状の部分は円滑化されて、フ
ァイン方式による記録と殆んど差はなくなり、記録装置
が有する解像度が十分引き出された状態となる。

さらに、Ｎｉラインデータによる記録を２回続ける場合
に要する時間とほぼ同じ時間で、より見やすい記録が実
現されることになる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図。 第２図は記録装置の概略構成図。 第３図は本発明の一実施例におけるサーマルヘッドの内
部回路図。 第４図および第６図は本発明の一実施例の作用の説明に
供するフローチャート。 第５図、第１２図〜第１５図は本発明の一実施例におけ
る円滑ラインデータによる記録を介在させたときの模式
説明図。 第７図は本発明の一実施例における中間データ（Ｘ′）
生成のための模式説明図。 第８図〜第１１図は本発明の一実施例における円滑ライ
ンデータ生成の過程を示す模式説明図。 １．１′・・・フレーム、２・・・プラテン、３・・・
ナーマルヘソド、４・・・プラテン軸、５・・・プラテ
ン駆動軸、６・・・ヘルド、７・・・ステッピングモー
タ、８・・・感熱紙、１０・・・発熱素子、１１・・・
ゲート回路、２１・・・プロ、り制御皿回路、２２・・
・データランチ回路、２３・・・ＣＰＵ、２４・・・Ｒ
ＯＭ、２５・・・ＲＡ　Ｍ、２６・・・マイクロコンピ
ュータ、２７・・・ドライバ回路。 第１図

Claims (1)

【特許請求の範囲】
1. ラインデータを受けてドットにより文字、記号または／
   および固形等の画像を記録する記録装置において、Ｎｉ
   （ｉは自然数）ラインデータとＮｉ＿＋＿１ラインデー
   タとに関連した円滑ラインデータを生成するラインデー
   タ生成手段を備え、Ｎｉラインデータによる記録とＮｉ
   ＿＋＿１ラインデータによる記録との間のラインにライ
   ンデータ生成手段により生成された円滑ラインデータに
   よる記録を行なうことを特徴とする記録装置。