JPH02113345A - 擬障発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は障害処理を行なうデ−タ処理装置における擬障
発生方式に関し、特に時間軸上でランダムに擬障を発生
させる方式に関する。

［従来の技術］ 従来、この種の擬障発生方式としては、人手作業により
任意のチップのビンを零固定にする方法や、特定のソフ
トウェア命令によって擬障を発生させる方法等が知られ
ている。

［発明が解決しようとする課題］ ′上述した従来の人手による方法は、効率が悪いことや
、再現性がない等の欠点がある。又、ソフトウェア命令
による方法は、再現性が完全だが、擬障発生時間に自由
度（ランダム性）がないという欠点があった。

特に近年のデータ処理装置では、障害処理機能が充実し
つつあり、その検査手段が重要となっている。その検査
手段の中でも、時間軸上で不規則に発生する故障に対す
る動作確認を容易に行なうための手段が不足している。

ｃ課届を解決するための手段］ 本発明による擬障発生方式は、故障検出手段を有し、該
故障検出手段で故障が検出されるとあらかじめ決められ
た方法に従って処理を実行するデータ処理装置において
、 擬障条件を規定するアドレスを保持する擬障アドレスレ
ジスタと、 プログラム実行にともない発生される実効アドレスと前
記擬障アドレスレジスタの内容とが一致しているか否か
検出する比較器と、 擬障発生を許可する許可フラグとを具備し、第１の段階
で前記擬障アドレスレジスタに所望のアドレスをセット
するとともに前記許可フラグをオンとしてから、プログ
ラムを再開させることにより、該プログラムが前記所望
のアドレスを発生すると前記比較器で一致を検出するこ
とにより、擬障を発生させることを特徴とする。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

擬障アドレスレジスタ１０は擬障発生を起動する条件と
してのアドレス値を保持し、その出力（結線１０１）は
比較器３０で結線９０４から供給されるプログラム発生
アドレス値と比較される。

もし比較の結果、一致が検出されれば、結線３０１上に
アドレス一致信号を“１”として通知する。アドレス一
致信号は、擬障発生の許可状態であるか否かを表示する
許可フラグ２０の値が“１“、すなわち擬障発生許可状
態の場合、ＡＮＤ回路３１を通過し結線３１１へ送られ
る。デコー′ダ５０は、発生させるべき擬障の種類を指
定するコードを保持する擬障コードレジスタ４０に格納
されている擬障コードを解読する回路である。

具体的に、演算処理装置においては、キャッシュ・メモ
リの擬障、ソフトウェア用レジスタ（汎用レジスタ等）
の擬障、ハードウェアレジスタの擬障等、アーキテクチ
ャに依存した擬障コードを準備している。本実施例では
、結線５０１として／１−ドウエアレジスタの擬障信号
を示している。

この擬障信号は、ＯＲ回路５１で実際のハードウェア・
レジスタの故障検出信号（結線９０５）と論理和がとら
れ、故障検出フラグ６０を“１”にセットする。故障検
出フラグ６０出力は、エラー通知信号（結線６０１）と
して障害処理装置に通知される。本実施例では記載して
いないが、障害処理は、診断装置かサービス・プロセッ
サ等が主力となって実行する。

次に擬障アドレスレジスタ１０等の設定について説明す
る。

擬障アドレスレジスタ１０、許可フラグ２０、擬障コー
ドレジスタ４０のセットはマイクロプログラムから実行
可能となっており、ソフトウェア命令からセットするこ
とも可能である。また、サービス・プロセッサを通じて
マイクロプログラムを制御しセットすることも可能であ
り、サービス・プロセッサにはオペレータ（人間）の指
示をマイクロプログラムに通知する手段を有しているの
で、人手でコンソールからセットすることも可能である
。いずれにしても、直接セット指示を発行するのはマイ
クロ・プログラムである。マイクロプログラムで許可フ
ラグ２０が“１“にセットされると、擬障発生機構が有
効となる。ただし、本実施例においては、擬障コードレ
ジスタ４ｏの値によっては、結線３１１が“１′となら
なくても擬障の発生を有効とすることもある。

次に第２図を用いて本実施例の動作について説明をする
。

前述のように、マイクロ・プログラムによって、タイミ
ングｔ１で擬障アドレスレジスタ１ｏに擬障発生アドレ
ス′Ｎ”がセットされ、タイミングｔ′２で擬障コード
レジスタ４０に擬障コード“ａ（ハードウェアレジスタ
擬障）がセットされ、タイミングｔ、で許可フラグ２０
”が“１“とされると、タイミングｔ、以降、アドレス
一致信号（第１図の比較器３０出力）が有効となる。

以上で擬障発生の準備が完了すると、マイクロ・プログ
ラムはプログラムの開始あるいは再開を指示する。これ
により、第２図では、タイミングｔ４からプログラム上
の命令が走行開始し、メモリアクセスを必要とするよう
な命令を実行すると、メモリアドレスがハードウェアで
発生される。このメモリアドレスはプログラム発生アド
レスと呼ばれ、この値が第１図の比較器３０でチエツク
されることになる。

第２図において、タイミング１．において命令Ｘ実行で
プログラム発生アドレスが“Ｎ”となると、次のタイミ
ング（ｔい、）において、検出フラグ６０がセットされ
、擬障によるエラー発生が完了する。

検出フラグ６０の出力は他の検出フラグの出力と論理和
され、システム内の適当な装置へ通知され、障害処理が
起動されるが、本発明の範囲を超えるのでここでは説明
を省く。タイミング上４以降で走行するプログラムが同
一なら同じタイミングで擬障が発生するが、異なるプロ
グラムでは異なったタイミングで擬障が発生するように
できる。

［発明の効果］ 以上説明したように、本発明は、プログラムが任意に設
定可能な値と同一のアドレスを発生したとき、擬障を発
生させることにより、時間軸上で不規則な時間に擬障を
発生させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の詳細な説明するためのタイムチャートである。 １０．４０・・・レジスタ、２０，６０・・・フリップ
・７０ツブ、３０・・・比較器、５０・・・デコーダ、
３１・・・ＡＮＤ回路、５１・・・ＯＲ回路。

Claims (1)

1. 【特許請求の範囲】 １、故障検出手段を有し、該故障検出手段で故障が検出
   されるとあらかじめ決められた方法に従って処理を実行
   するデータ処理装置において、擬障条件を規定するアド
   レスを保持する擬障アドレスレジスタと、 プログラム実行に伴ない発生される実効アドレスと前記
   擬障アドレスレジスタの内容とが一致しているか否か検
   出する比較器と、 擬障発生を許可するフラグとを具備し、 第１の段階で前記擬障アドレスレジスタに所望のアドレ
   スをセットするとともに前記許可フラグをオンとしてか
   ら、プログラムを再開させることにより、該プログラム
   が前記所望のアドレスを発生すると前記比較器で一致を
   検出することにより擬障を発生させることを特徴とする
   擬障発生方式。