JPH02113787A - フレーム間デインターリーブ切換回路 - Google Patents

フレーム間デインターリーブ切換回路

Info

Publication number
JPH02113787A
JPH02113787A JP63267449A JP26744988A JPH02113787A JP H02113787 A JPH02113787 A JP H02113787A JP 63267449 A JP63267449 A JP 63267449A JP 26744988 A JP26744988 A JP 26744988A JP H02113787 A JPH02113787 A JP H02113787A
Authority
JP
Japan
Prior art keywords
circuit
switching
signal
interframe
interleaving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63267449A
Other languages
English (en)
Inventor
Naoji Okumura
奥村　直司
Toshihiro Miyoshi
敏博 三好
Yuichi Ninomiya
佑一 二宮
Toshiro Omura
大村　俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Panasonic Holdings Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp, Matsushita Electric Industrial Co Ltd filed Critical Nippon Hoso Kyokai NHK
Priority to JP63267449A priority Critical patent/JPH02113787A/ja
Priority to PCT/JP1989/001086 priority patent/WO1990004905A1/ja
Priority to US07/499,350 priority patent/US5097333A/en
Priority to EP89911603A priority patent/EP0408754B1/en
Priority to DE68923874T priority patent/DE68923874T2/de
Priority to KR1019900701296A priority patent/KR930004308B1/ko
Publication of JPH02113787A publication Critical patent/JPH02113787A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81—Monomedia components thereof
    • H04N21/8106—Monomedia components thereof involving special audio data, e.g. different tracks for different languages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H04N7/0152—High-definition television systems using spatial or temporal subsampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Error Detection And Correction (AREA)
  • Television Receiver Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高品位テレビジョン放送ＣＭＵＳＥ方式〉に
おけるフレーム間デインターリーブのインターリーブ長
を自動的に切換るフレーム間デインターリーブ切換回路
に関するものである。
従来の技術 近年、高品位テレビジョン放送においてＰＣＭ音声のバ
ースト誤りを分散させるための１つであるフレーム間イ
ンターリーブのインターリーブ長が、伝送系とパッケー
ジ系で違ったものとなる可能性があり、その切換えが必
要となり、フレーム間デインターリーブ切換回路が考え
られている。
以下図面を参照しながら、上述した従来のフレーム間デ
インターリーブ切換回路の一例について説明する。
第４図は従来のフレーム間デインターリーブ切換回路の
ブロック図、第５図はフレーム間デインターリーブ回路
の一例を示すものである。第４図において、１はフレー
ム間デインターリーブ回路、第５図において６〜１０は
シフトレジスタ、１１はセレクタ、１２はカウンタ、１
３はｎデコード回路、１４はｍデコード回路、１５はセ
レクタである。
以１−のように構成されたフレーム間デインターｊ−ブ
切換回路について、以下その動作について説明する。
」：ず入力信号は、音Ｉ打信号の１フレ一ム分１．３５
０　ｃ　ｋのシフトレジスタ６〜１０を１１個通り、入
力信号ｉｖｏ古今ゼで、（！ｏ、　ｃ　、、　ｇ、、、
　ｅ、、・旧・・ｅｎ−２’ｅｏヨ、ｃｏを（ｑること
となる。
またカウンタ１２はある初期値からカウントを始める。
その出力はｎデコート回路１３でｎになったときＣ１ｅ
ａｒ信号ｆ　が発生し、ｍデコート回路１４てｍ（ｍ＜
ｎ）になったとき、Ｃ１，ｅａｒ信号信号炉２生ずる。
次にセレクタ１５において、外部からの切換信号におい
てｆＩとｆ２を切換え、その出力ｇが前記カウンタ１２
をＣ１ｅａｒする。
したがって、切換信号によってｆ　が選ばれている時は
、カウンタ１２の出力は０からｎまでカウントを繰り返
すこととなる。またセレクタ１１において、前記入力信
号ぐ。とシフトレジスタ６〜１０の各出力’　ｌ”　２
．−’　ｎ−１’　”　ｎから前記カウンタ１２の出力
によって１つがｅ。からｅＩ。
（！２〜’ｎ−１”ｎと順次選ばれ出力信号となる。
発明が解決しようとする課題 しかしながら、Ｉ−記のような構成では９１部からイン
ターリーブ長の切換信号を入力しなければならないとい
う問題点を有していた。
本発明は上記問題点に鑑み、外部からの切換信号を必要
とせず、自動的にインターリーブ長を切換ることのでき
るフレーム間デインターリーブ切換回路を提供するもの
である。
課題を解決するための手段 り記問題点を解決するために本発明のフレーム間デイン
ターリーブ切換回路は、音声同期信号を検出する同期検
出回路と、その出力より切換信号を発生ずる切換信号発
生回路を備えたものである。
作　　　用 本発明は上記した構成によって、音声同期信号を検出し
、検出できなければ、切換信号を変え、インターリーブ
長を切換え、同期がとれるようにすることで、自動的に
インターリーブ長を変えることができることとなる。
実　　施　　例 以下本発明の一実施例のフレーム間デインターリーブ切
換回路について、図面を参照し、なから説明する。第１
図は本発明の一実施例におけるフレーム間デインターリ
ーブ切換回路のブロック図、第２図は切換信号発生回路
の具体回路の一例を示す回路図、第３図は、そのタイミ
ング図を示すものである。
第１図において、１はフレーム間デインターリーブ回路
、２は音声同期信号を検出する同期検出ｌｉＪ路、３は
インターリーブ長を変える切換信号を発生ずるための切
換信号発生回路である。また第２図において、４−は同
期検出信号を反転するためのインｌく一ター回路、５は
切換信号を発生ずるためのＤ−ラッチ回路である。
以上のように構成されたフレーム間デインターリーブ切
換回路について、以下第１図、第２図および第３図を用
いてその動作を説明する。
まず入力信号は、フレーム間デインターリーブ回路１に
おいて、あるインターリーブ長ｍのフレーム間デインタ
ーリーブがかけられる。次にその出力は同期検出回路２
において音声同期信号の検出を行い、検出できた時はＨ
ｉ　ｇ　ｈレヘルの信号を、検出できなかった時はＬ　
ｏ　ｗレヘルの信号を同期検出信号す、Ｊ：して出力す
る。次に切換信号発生回路３において、同期検出信号す
はインバータ回路４において反転し第３図Ｃとする。次
にＤラッチ回路５において、入力クロックａは、同期検
出信号ＣがＨｉ　ｇｈレヘルの時、すなわち同期検出回
路２において、音声同期信号を検出できなかった時は、
り［Ｉツクａがそのまま切換信号ｄとなり、切換信号ｄ
がそれ以前と反転するこ七となりインターリーブ長をｎ
に変えることとなる。また同期検出信号がＬｏｗレヘル
の時、すなわち同期検出回路２において、音声同期信号
を検出できた時は、同期検出信号ＣがＬｏｗレヘルにな
った瞬間のクロックａを出力し、切換信号は音声同期信
号を検出できた状態をそのまま保持することとなる。た
だし、クロックａの周期ｔ　は、切換信壮ｄが変化し５
、同期検出できるまでの時間ｔ２との関係 を満たずものとしなげればならない。
以トのように本実施例によれば、音声同期信号を検出す
る同期検出回路２と、切換信号発生回路３を設けること
により、音声同期信号を検出できなかった時は、切換信
号を切換え、インターリーブ長を変えることとなる。
発明の効果 以上のように、本発明によれば、同期検出回路、切換信
号発生回路を設けることにより、外部からの切換信号を
必要とゼす、自動的にインターリーブ長を切換ることか
できる。
【図面の簡単な説明】
第１図は本発明の一実施例におけるフレーム間デインタ
ーリーブ切換回路のブロック図、第２図は切換信号発生
回路の具体回路図、第３図はそのタイミング図、第４図
は従来のフレーム間デインターリーブ切換回路のブロッ
ク図、第５図はフレーム間デインターリーブ回路の具体
回路図である。 １・・・・・・フレーム間デインターリーブ回路、２・
・・・同期検出回路、３・・・・・・切換信号発生回路
、４・・・・・インベータ回路、５・・・・・・Ｄ−ラ
ッチ回路。 代理人の氏名　弁理士　粟野重孝　はか１名一 口曽 圓 以上 １　　ン 【　１へ へ 城 ＝６０１−

Claims (2)

    【特許請求の範囲】
  1. （１）インターリーブ長の変えられるフレーム間デイン
    ターリーブ回路と、前記フレーム間デインターリーブ回
    路の出力から同期信号を検出する同期検出回路と、前記
    同期検出回路の出力より前記フレーム間デインターリー
    ブ回路のインターリーブ長を切換る切換信号を発生する
    切換信号発生回路とを備えたことを特徴とするフレーム
    間デインターリーブ切換回路。
  2. （２）フレーム間デインターリーブ回路のインターリー
    ブ長を２つ有し、切換信号発生回路が、インバーター回
    路と、Ｄ−ラッチ回路よりなる請求項１記載のフレーム
    間デインターリーブ切換回路。
JP63267449A 1988-10-24 1988-10-24 フレーム間デインターリーブ切換回路 Pending JPH02113787A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63267449A JPH02113787A (ja) 1988-10-24 1988-10-24 フレーム間デインターリーブ切換回路
PCT/JP1989/001086 WO1990004905A1 (en) 1988-10-24 1989-10-24 Interframe deinterleave switching circuit
US07/499,350 US5097333A (en) 1988-10-24 1989-10-24 Interframe deinterleave switching circuit
EP89911603A EP0408754B1 (en) 1988-10-24 1989-10-24 Interframe deinterlave switching circuit
DE68923874T DE68923874T2 (de) 1988-10-24 1989-10-24 Interframe-entschachtelungsumschaltkreis.
KR1019900701296A KR930004308B1 (ko) 1988-10-24 1989-10-24 프레임간 디인터리이브 전환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63267449A JPH02113787A (ja) 1988-10-24 1988-10-24 フレーム間デインターリーブ切換回路

Publications (1)

Publication Number Publication Date
JPH02113787A true JPH02113787A (ja) 1990-04-25

Family

ID=17445000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63267449A Pending JPH02113787A (ja) 1988-10-24 1988-10-24 フレーム間デインターリーブ切換回路

Country Status (6)

Country Link
US (1) US5097333A (ja)
EP (1) EP0408754B1 (ja)
JP (1) JPH02113787A (ja)
KR (1) KR930004308B1 (ja)
DE (1) DE68923874T2 (ja)
WO (1) WO1990004905A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY116522A (en) * 1995-05-31 2004-02-28 Sony Corp Data recording/reproducing apparatus, method thereof, and data recording medium
US6915479B2 (en) 2001-05-17 2005-07-05 Matsushita Electric Industrial Co., Ltd. Apparatus and method for error correction

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430734A (en) * 1981-12-14 1984-02-07 Bell Telephone Laboratories, Incorporated Demultiplexer circuit
JPS5999892A (ja) * 1982-11-30 1984-06-08 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方式
KR900008446B1 (ko) * 1985-11-13 1990-11-22 가부시끼가이샤 히다찌세이사꾸쇼 음성신호를위한표본화주파수와회전헤드스캔너의회전주파수사이에서비동기관계를갖는음성신호의pcm기록재생장치
JPS6327181A (ja) * 1986-07-21 1988-02-04 Nec Home Electronics Ltd Ｍｕｓｅ音声デ−タサンプリング回路
GB8629971D0 (en) * 1986-12-16 1987-01-28 Thorn Emi Home Electron Signal locking
US4713626A (en) * 1986-12-29 1987-12-15 Motorola Inc. Operational amplifier utilizing JFET followers
DE3744470A1 (de) * 1986-12-30 1988-07-14 Gold Star Co Modusdiskriminator fuer monitoren
JPS63187469A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 回転ヘツド形記録再生装置
JP2751201B2 (ja) * 1988-04-19 1998-05-18 ソニー株式会社 データ伝送装置及び受信装置
JPS6437890A (en) * 1987-08-04 1989-02-08 Canon Kk Semiconductor light-emitting device
JP2829963B2 (ja) * 1988-05-16 1998-12-02 ソニー株式会社 ディジタルデータ記録／再生装置
JP2638091B2 (ja) * 1988-06-24 1997-08-06 ソニー株式会社 データ伝送方法
JPH06327181A (ja) * 1993-05-17 1994-11-25 Matsushita Electric Ind Co Ltd 樹脂モールドモータの接続部の防水装置

Also Published As

Publication number Publication date
DE68923874D1 (de) 1995-09-21
KR930004308B1 (ko) 1993-05-22
EP0408754B1 (en) 1995-08-16
DE68923874T2 (de) 1996-05-02
EP0408754A4 (en) 1992-07-22
US5097333A (en) 1992-03-17
KR900702723A (ko) 1990-12-08
EP0408754A1 (en) 1991-01-23
WO1990004905A1 (en) 1990-05-03

Similar Documents

Publication Publication Date Title
US6163545A (en) System and method for data transfer across multiple clock domains
JPH02113787A (ja) フレーム間デインターリーブ切換回路
JPS6218140A (ja) デジタル通信装置の受信装置
JPH07202706A (ja) パルス幅変調信号のディジタル信号への復調回路
JPS6016147B2 (ja) パルス伝送方式
JPH02161843A (ja) 同期信号検出回路
JPS60245334A (ja) デジタル信号再生装置
JP2546137B2 (ja) パリティエラーモニタ回路
JPH0246034A (ja) データ多重化装置
JP2002232402A (ja) クロック信号の自動位相反転回路
KR910005316B1 (ko) 유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미날간의 데이타 통신회로
JPS62206941A (ja) 汎用ビツトバツフア回路
JPS6357874B2 (ja)
JPH0420297B2 (ja)
JPH04298133A (ja) フレーム同期回路
JPH01129676A (ja) 高品位テレビジョン信号の判別回路
JPS62241448A (ja) デ−タ伝送方式
JPH02131042A (ja) 信号送受信装置
JPH05300103A (ja) Ｐｃｍデコーダーのデータ多数決判定回路
JPH0574255B2 (ja)
JPS6153821A (ja) 遅延回路
KR20000040819A (ko) 디지털 비디오 홈 시스템에서의 모드전환용 리셋신호발생장치
KR19990015370A (ko) 디지털 데이터 패킷을 처리하는 시스템의 동기화를 위한클록 신호 발생기.
JPS61258373A (ja) 誤り検出装置
JPS63260243A (ja) 同期再生装置