JPH02131042A - 信号送受信装置 - Google Patents
信号送受信装置Info
- Publication number
- JPH02131042A JPH02131042A JP63284931A JP28493188A JPH02131042A JP H02131042 A JPH02131042 A JP H02131042A JP 63284931 A JP63284931 A JP 63284931A JP 28493188 A JP28493188 A JP 28493188A JP H02131042 A JPH02131042 A JP H02131042A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- transmitting
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック信号とフレーム信号を送受信する送受
信装置に関するものである。
信装置に関するものである。
第３図は従来のこの種の信号送受信装置の構成例を示す
図である。従来は、送信側装置３１と受信側装置３２間
にクロック信号Ｂ。とフレーム信号８Ｆを送受信する場
合はそれぞれ別線でもって伝送していた。
図である。従来は、送信側装置３１と受信側装置３２間
にクロック信号Ｂ。とフレーム信号８Ｆを送受信する場
合はそれぞれ別線でもって伝送していた。
上述した従来例は、フレーム信号とクロック信号を別線
で送らなければならず、布線が多くなること、パッケー
ジ等の入出力ビン数が多くなること、フレーム信号用布
線とクロック信号用布線を等長比しなければならないこ
とから、設計が難しくなシ、コスト的にも不利になると
いり欠点がある。
で送らなければならず、布線が多くなること、パッケー
ジ等の入出力ビン数が多くなること、フレーム信号用布
線とクロック信号用布線を等長比しなければならないこ
とから、設計が難しくなシ、コスト的にも不利になると
いり欠点がある。
本発明は従来の欠点を解消し、フレーム信号とクロック
信号を一本の線で伝送でき、布線数を低減し、パッケー
ジ等の入出力ビン数も低減した設計の容易な、コスト的
にも有利となる信号送受信装置を提供することを目的と
する。
信号を一本の線で伝送でき、布線数を低減し、パッケー
ジ等の入出力ビン数も低減した設計の容易な、コスト的
にも有利となる信号送受信装置を提供することを目的と
する。
本発明の信号送受信装置は、上記目的を達成するため、
第一の発明は、クロック信号とフレーム信号を送信する
送信側装置および前記送信側装置から送信されるクロッ
ク信号とフレーム信号を受信する受信側装置を備えた信
号送受信装置において、前記送信側装置は、クロック信
号とフレーム信号の論理和をとった論理和出力信号を前
記受信側装置へ送信するフレーム挿入回路を具備し、前
記受信側装置は、前記送信側装置から送信される論理和
出力信号を受信した論理和受信信号をクロック信号の１
周期分遅延させた遅延信号と、前記論理和受信信号との
論理積をとり、前記論理積の出力信号をクロック信号と
して送出するクロック再生回路と、前記論理和受信信号
をクロック信号の１／２周期分遅延させた遅延信号を反
転した信号と、前記論理和受信信号との排他的論理和を
とった排他的論理和出力信号をフレーム信号として送出
するフレーム抽出回路とを具備してなることを特徴とす
る。
第一の発明は、クロック信号とフレーム信号を送信する
送信側装置および前記送信側装置から送信されるクロッ
ク信号とフレーム信号を受信する受信側装置を備えた信
号送受信装置において、前記送信側装置は、クロック信
号とフレーム信号の論理和をとった論理和出力信号を前
記受信側装置へ送信するフレーム挿入回路を具備し、前
記受信側装置は、前記送信側装置から送信される論理和
出力信号を受信した論理和受信信号をクロック信号の１
周期分遅延させた遅延信号と、前記論理和受信信号との
論理積をとり、前記論理積の出力信号をクロック信号と
して送出するクロック再生回路と、前記論理和受信信号
をクロック信号の１／２周期分遅延させた遅延信号を反
転した信号と、前記論理和受信信号との排他的論理和を
とった排他的論理和出力信号をフレーム信号として送出
するフレーム抽出回路とを具備してなることを特徴とす
る。
また第二の発明は、第一の発明のフレーム抽出回路の他
の代替構成例として、論理和受信信号をクロック信号の
１／２周期分遅延させた遅延信号と、前記論理和受信信
号との排他的論理和の反転出力信号をフレーム信号とし
て出力するフレーム抽出回路を要件とし、第一の発明と
同等の効果を得ることを特徴とする。
の代替構成例として、論理和受信信号をクロック信号の
１／２周期分遅延させた遅延信号と、前記論理和受信信
号との排他的論理和の反転出力信号をフレーム信号とし
て出力するフレーム抽出回路を要件とし、第一の発明と
同等の効果を得ることを特徴とする。
すなわち、クロック信号とフレーム信号を送信する送信
側装置および前記送信側装置から送信されるクロック信
号とフレーム信号を受信する受信側装置を備えた信号送
受信装置において、前記送信側装置は、クロック信号と
フレーム信号の論理和をとった論理和出力信号を前記受
信側装置へ送信するフレーム挿入回路を具備し、前記受
信側装置は、前記送信側装置から送信される論理和出力
信号を受信した論理和受信信号をクロック信号の１周期
分遅延させた遅延信号と、前記論理和受信信号との論理
積をとり、前記論理積の出力信号をクロック信号として
送出するクロック再生回路と、前記論理和受信信号をク
ロック信号の１／２周期分遅延 延させた遅延信号と、前記論理和受信信号との排他的論
理和の反転出力信号をフレーム信号として出力するフレ
ーム抽出回路とを具備してなることを特徴とする。
側装置および前記送信側装置から送信されるクロック信
号とフレーム信号を受信する受信側装置を備えた信号送
受信装置において、前記送信側装置は、クロック信号と
フレーム信号の論理和をとった論理和出力信号を前記受
信側装置へ送信するフレーム挿入回路を具備し、前記受
信側装置は、前記送信側装置から送信される論理和出力
信号を受信した論理和受信信号をクロック信号の１周期
分遅延させた遅延信号と、前記論理和受信信号との論理
積をとり、前記論理積の出力信号をクロック信号として
送出するクロック再生回路と、前記論理和受信信号をク
ロック信号の１／２周期分遅延 延させた遅延信号と、前記論理和受信信号との排他的論
理和の反転出力信号をフレーム信号として出力するフレ
ーム抽出回路とを具備してなることを特徴とする。
本発明は、送信側装置のフレーム挿入回路において、ク
ロック信号とフレーム信号の論理和をとることによって
クロック信号の中にフレーム信号を挿入し、受信側装置
へ送信する。受信側装置のフレーム抽出回路では、受信
した信号をクロック信号と受信した信号の排他的論理和
をとって不一致した点を抽出し、それをフレーム信号と
するとともに、クロック再生回路では、受信した信号を
クロック信号の１周期分遅延させ、該遅延信号と受信し
た信号の論理積金と夛、フレーム信号が挿入されていな
いクロック信号を再生する。このようにしてフレーム信
号とクロック信号を送受信することができる。以下図面
にもとづき実施例について説明する。
ロック信号とフレーム信号の論理和をとることによって
クロック信号の中にフレーム信号を挿入し、受信側装置
へ送信する。受信側装置のフレーム抽出回路では、受信
した信号をクロック信号と受信した信号の排他的論理和
をとって不一致した点を抽出し、それをフレーム信号と
するとともに、クロック再生回路では、受信した信号を
クロック信号の１周期分遅延させ、該遅延信号と受信し
た信号の論理積金と夛、フレーム信号が挿入されていな
いクロック信号を再生する。このようにしてフレーム信
号とクロック信号を送受信することができる。以下図面
にもとづき実施例について説明する。
第１図は本発明の一実施例を説明する図である。
第２図は第１図の実施例の動作を説明するタイミングチ
ャートである。ＯＲＩは論理和ゲート、Ｍの１は論理積
ゲート、Ｎ０ＴＩはインバータ、ＥＸＯＲは排他的論理
和ゲート、ＤＬＹＩ 、 ＤＬＹ２は遅延回路、Ｔはク
ロック信号の周期である。第２図を用いて第１図を説明
する。送信側装置１１では、フレーム挿入回路ルの論理
和ゲー） ＯＲＩでクロック信号Ｓ。（データ１）とフ
レーム信号８Ｆ（データ２）の論理和をと少データ３を
ω力する。データ３は、時刻ｔ０〜ｔ２の間だけフレー
ム信号ＳＦ（データ２）のＨレベルが挿入され、それ以
外の時間はクロック信号８゜（データ１）となっている
。送信側装置１１ではデータ３を受信側装置１３へ送信
する。受信側装置１３では、クロック再生回路１４にお
いてデータ３を遅延回路ＤＬＹＩでクロック信号の１周
期Ｔだけ遅延させ（データ４）、データ３とデータ４を
論理積ゲー）ＡＮＤＩで論理積をとる（データ５）。
ャートである。ＯＲＩは論理和ゲート、Ｍの１は論理積
ゲート、Ｎ０ＴＩはインバータ、ＥＸＯＲは排他的論理
和ゲート、ＤＬＹＩ 、 ＤＬＹ２は遅延回路、Ｔはク
ロック信号の周期である。第２図を用いて第１図を説明
する。送信側装置１１では、フレーム挿入回路ルの論理
和ゲー） ＯＲＩでクロック信号Ｓ。（データ１）とフ
レーム信号８Ｆ（データ２）の論理和をと少データ３を
ω力する。データ３は、時刻ｔ０〜ｔ２の間だけフレー
ム信号ＳＦ（データ２）のＨレベルが挿入され、それ以
外の時間はクロック信号８゜（データ１）となっている
。送信側装置１１ではデータ３を受信側装置１３へ送信
する。受信側装置１３では、クロック再生回路１４にお
いてデータ３を遅延回路ＤＬＹＩでクロック信号の１周
期Ｔだけ遅延させ（データ４）、データ３とデータ４を
論理積ゲー）ＡＮＤＩで論理積をとる（データ５）。
データ５をクロック信号８ｃとすることによシクロツク
信号Ｓ。を再生することができる。フレーム抽出回路１
５では、データ３を遅延回路ＤＬＹ２で里だけ遅延させ
（データ６）、さらにデータ６をインバータＮ０ＴＩで
反転させてデータ７を作シ、データ３とデータ７を排他
的論理和ゲー） ＥＸＯＲで排他的論理和をとることに
よ少データ８を出力する。
信号Ｓ。を再生することができる。フレーム抽出回路１
５では、データ３を遅延回路ＤＬＹ２で里だけ遅延させ
（データ６）、さらにデータ６をインバータＮ０ＴＩで
反転させてデータ７を作シ、データ３とデータ７を排他
的論理和ゲー） ＥＸＯＲで排他的論理和をとることに
よ少データ８を出力する。
データ８はフレーム信号ｓＦ（データ２）と同じ形であ
シ、データ８をフレーム信号８Ｆとして出方する。
シ、データ８をフレーム信号８Ｆとして出方する。
このようにして１本の線でクロック信号とフレーム信号
を伝送することができる。
を伝送することができる。
論理和、論理積は論理上のことであシ、具体的には種々
の構成でできる。例えば、第４図はＯＲＩを３個のイン
バータＮ０Ｔ２． Ｎ０Ｔ３． Ｎ０Ｔ４ と論理積
ゲー） ＡＮＤ２で構成した例であ夛、第５図はＡＮＤ
Ｉを３個のインバータＮ０Ｔ５． Ｎ０Ｔ６． Ｎ０Ｔ
７と論理和ゲートＯＲ２で構成した例である。
の構成でできる。例えば、第４図はＯＲＩを３個のイン
バータＮ０Ｔ２． Ｎ０Ｔ３． Ｎ０Ｔ４ と論理積
ゲー） ＡＮＤ２で構成した例であ夛、第５図はＡＮＤ
Ｉを３個のインバータＮ０Ｔ５． Ｎ０Ｔ６． Ｎ０Ｔ
７と論理和ゲートＯＲ２で構成した例である。
第６図はフレーム抽出回路１５の別の構成例であシ、第
１図の例とは排他的論理和ゲー） ＥＸＯＲとインバー
タＮ０ＴＩの位置が異なるだけで、第１図と同様フレー
ム信号を生成することができる。
１図の例とは排他的論理和ゲー） ＥＸＯＲとインバー
タＮ０ＴＩの位置が異なるだけで、第１図と同様フレー
ム信号を生成することができる。
以上説明したように、本願第一の発明および第二の発明
は、送信側装置にクロック信号とフレーム信号の論理和
をとるフレーム挿入回路と、受信側装置に受信した信号
とその信号をクロック信号の１周期遅延した信号の論理
積をとるクロック再生回路と、受信した信号とその信号
をクロック信号の一周期遅延した信号の反転した信号の
排他的論理和をとるか、受信した信号とその信号をクロ
ツク信号の一周期遅延した信号の排他的論理和を反転す
るフレーム抽出回路とを設けることによ〕、フレーム信
号とクロック信号を一本の線で伝送でき、布線数が低減
でき、パッケージ等の入出力ピン数も低減でき、フレー
ム信号線とクロック信号線を等良化する必要もないので
設計が容易になシ、コスト的にも有利になる利点があシ
、とくに、例えば本発明の信号送受信装置を、映像等の
アナログ情報をディジタル化し、ディジタル信号を交換
するディジタル回線交換機の技術分野に適用してその効
果顕著である。
は、送信側装置にクロック信号とフレーム信号の論理和
をとるフレーム挿入回路と、受信側装置に受信した信号
とその信号をクロック信号の１周期遅延した信号の論理
積をとるクロック再生回路と、受信した信号とその信号
をクロック信号の一周期遅延した信号の反転した信号の
排他的論理和をとるか、受信した信号とその信号をクロ
ツク信号の一周期遅延した信号の排他的論理和を反転す
るフレーム抽出回路とを設けることによ〕、フレーム信
号とクロック信号を一本の線で伝送でき、布線数が低減
でき、パッケージ等の入出力ピン数も低減でき、フレー
ム信号線とクロック信号線を等良化する必要もないので
設計が容易になシ、コスト的にも有利になる利点があシ
、とくに、例えば本発明の信号送受信装置を、映像等の
アナログ情報をディジタル化し、ディジタル信号を交換
するディジタル回線交換機の技術分野に適用してその効
果顕著である。
第１図は本発明の実施例構成図、
第２図は本発明の実施例の動作を説明するタイミングチ
ャート、 第３図は本発明に適用する論理和ゲート実施例構成図、 第４図は本発明に適用する論理積ゲートの一実施例構成
図、 第５図は本発明に適用するフレーム抽出回路の一実施例
構成図、 第６図は従来の信号送受信装置構成図である。 ｓＦ・・・フレーム信号 特許出願人 日本電信電話株式会社 代理人 弁理士 玉 蟲 久方部（外１名）１１ 、３
１・・・送信側装置 １２・・・フレーム挿入回路 １３ 、３２・・・受信側装置 １４・・・クロック再生回路 １５・・・フレーム抽出回路 ＯＲ１，ＯＲ２・・・論理和ゲート ＡＮＤ １ 、 ＡＮＤ２・・・論理積ゲートＮ０ＴＩ
〜Ｎ０Ｔ７・・・インバータ ＥＸＯＲ・・・排他的論理和ゲート ＤＬＹＩ 、 ＤＬＹ２・・・遅延回路Ｔ・・・周期 １、 、１２・・・時刻 ８ｏ・・・クロック信号 い 検 Ｃ鵠 Ｃつ 寸 く〕 ｉ＼ の 込
ャート、 第３図は本発明に適用する論理和ゲート実施例構成図、 第４図は本発明に適用する論理積ゲートの一実施例構成
図、 第５図は本発明に適用するフレーム抽出回路の一実施例
構成図、 第６図は従来の信号送受信装置構成図である。 ｓＦ・・・フレーム信号 特許出願人 日本電信電話株式会社 代理人 弁理士 玉 蟲 久方部（外１名）１１ 、３
１・・・送信側装置 １２・・・フレーム挿入回路 １３ 、３２・・・受信側装置 １４・・・クロック再生回路 １５・・・フレーム抽出回路 ＯＲ１，ＯＲ２・・・論理和ゲート ＡＮＤ １ 、 ＡＮＤ２・・・論理積ゲートＮ０ＴＩ
〜Ｎ０Ｔ７・・・インバータ ＥＸＯＲ・・・排他的論理和ゲート ＤＬＹＩ 、 ＤＬＹ２・・・遅延回路Ｔ・・・周期 １、 、１２・・・時刻 ８ｏ・・・クロック信号 い 検 Ｃ鵠 Ｃつ 寸 く〕 ｉ＼ の 込
Claims (2)
- （１）クロック信号とフレーム信号を送信する送信側装
置および前記送信側装置から送信されるクロック信号と
フレーム信号を受信する受信側装置を備えた信号送受信
装置において、 前記送信側装置は、 クロック信号とフレーム信号の論理和をとつた論理和出
力信号を前記受信側装置へ送信するフレーム挿入回路を
具備し、 前記受信側装置は、 前記送信側装置から送信される論理和出力信号を受信し
た論理和受信信号をクロック信号の１周期分遅延させた
遅延信号と、前記論理和受信信号との論理積をとり、前
記論理積の出力信号をクロック信号として送出するクロ
ック再生回路と、前記論理和受信信号をクロック信号の
１／２周期分遅延させた遅延信号を反転した信号と、前
記論理和受信信号との排他的論理和をとつた排他的論理
和出力信号をフレーム信号として送出するフレーム抽出
回路とを具備してなる ことを特徴とする信号送受信装置。 - （２）クロック信号とフレーム信号を送信する送信側装
置および前記送信側装置から送信されるクロック信号と
フレーム信号を受信する受信側装置を備えた信号送受信
装置において、 前記送信側装置は、 クロック信号とフレーム信号の論理和をとつた論理和出
力信号を前記受信側装置へ送信するフレーム挿入回路を
具備し、 前記受信側装置は、 前記送信側装置から送信される論理和出力信号を受信し
た論理和受信信号をクロック信号の１周期分遅延させた
遅延信号と、前記論理和受信信号との論理積をとり、前
記論理積の出力信号をクロック信号として送出するクロ
ック再生回路と、前記論理和受信信号をクロック信号の
１／２周期分遅延させた遅延信号と、前記論理和受信信
号との排他的論理和の反転出力信号をフレーム信号とし
て出力するフレーム抽出回路とを具備してなることを特
徴とする信号送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284931A JPH02131042A (ja) | 1988-11-11 | 1988-11-11 | 信号送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284931A JPH02131042A (ja) | 1988-11-11 | 1988-11-11 | 信号送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02131042A true JPH02131042A (ja) | 1990-05-18 |
Family
ID=17684912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284931A Pending JPH02131042A (ja) | 1988-11-11 | 1988-11-11 | 信号送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02131042A (ja) |
-
1988
- 1988-11-11 JP JP63284931A patent/JPH02131042A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4098410B2 (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| IL124604A0 (en) | Crossbar/hub arrangement for multimedia network | |
| JPH04269035A (ja) | スクランブラー回路 | |
| JPH02131042A (ja) | 信号送受信装置 | |
| KR950008661B1 (ko) | 버스 다중화 회로 | |
| RU2043652C1 (ru) | Устройство для сопряжения эвм с каналом связи | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JPH03101432A (ja) | データ受信回路 | |
| JPS622731A (ja) | 外部同期伝送方式 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| JPH03297238A (ja) | クロツク伝送方法 | |
| JPS60213148A (ja) | デ−タ伝送装置 | |
| JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
| JPH0223104B2 (ja) | ||
| JPH02104152A (ja) | データ信号受信装置 | |
| JPH01209833A (ja) | データ送受信装置 | |
| JPH02113787A (ja) | フレーム間デインターリーブ切換回路 | |
| JPH01288128A (ja) | 双方向データ転送制御方法 | |
| JPH035863A (ja) | デジタルシステム | |
| JPH0396140A (ja) | Ｒｚ符号同期回路 | |
| JPH0351137B2 (ja) | ||
| JPH03219735A (ja) | パリティエラー発生禁止回路 | |
| JPS63203033A (ja) | デ−タ受信回路 |