JPH02114568A - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法

Info

Publication number
JPH02114568A
JPH02114568A JP26704288A JP26704288A JPH02114568A JP H02114568 A JPH02114568 A JP H02114568A JP 26704288 A JP26704288 A JP 26704288A JP 26704288 A JP26704288 A JP 26704288A JP H02114568 A JPH02114568 A JP H02114568A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
insulating film
nitride film
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26704288A
Other languages
English (en)
Inventor
Kazuo Sato
和夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP26704288A priority Critical patent/JPH02114568A/ja
Publication of JPH02114568A publication Critical patent/JPH02114568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、記憶保持特性の非常に優れたフローティング
ゲート型の電界効果トランジスタからなる不揮発性記憶
装置の製造方法に関するものである。
(従来の技術) 従来、電気的に書き込み消去が可能なROM(E E 
P ROM 、 E 1ectrically Era
sable andP rogramable ROM
 )の1つとして、トンネリング注入により書き込み消
去を行うフローティングゲート構造の不揮発性記憶装置
が知られている。
このフローティングゲート型の不揮発性記憶装置は、半
導体基板側から薄い絶縁膜を介して電荷をトンネリング
させ、絶縁膜上のフローティングゲート電極に電荷を蓄
積し、トランジスタのしきい値電圧を変化させて情報を
記憶させることを原理としている。
従来のフローティングゲート型の不揮発性記憶装置を第
3図に示した構造断面図を参照して説明する。第3図に
示すように、P型シリコン基板1の中にN型の不純物を
含んだドレイン領域2とソース領域3が形成され、シリ
コン基板1の上にソース領域3とドレイン領域2にまた
がって酸化シリコン膜4が形成されるとともに、この酸
化シリコン膜4の中のドレイン領域2の上の一部分にト
ンネリング媒体となり得る薄い酸化シリコンIyA5が
形成され、酸化シリコン膜5の上にフローティングゲー
ト電極6、酸化シリコン膜7およびコントロールゲート
電極8が順次積層された構造となっている。
近年、第3図に示すごとき不揮発性記憶装置において、
プログラミング電圧の低電圧化、書き換えに伴うメモリ
特性の劣化の低減を実現するために、トンネリング媒体
となり得る薄い酸化シリコン膜5の代わりに、薄い窒化
シリコン膜、又は窒化シリコン膜−酸化シリコン膜の2
M!Jの積層膜、又は酸化シリコン膜−窒化シリコン膜
−酸化シリコン膜の3層の積層膜、又はオキシナイトラ
イド膜などの窒化シリコン吸糸のトンネリング絶縁膜を
用いることが提案されている。
(発明が解決しようとする課題) しかしながら、窒化シリコン吸糸のトンネリング絶縁膜
を用いた不揮発性記憶装置において、通常フローティン
グゲート電極及びコントロールゲート電極にポリシリコ
ン膜等の高融点金属を用いるため、トンネリング絶縁膜
を形成した後に、900〜1000℃程度の高温熱処理
がどうしても必要となり、このため窒化シリコン吸糸の
トンネリング絶縁膜の膜質が著しく変化し、記憶保持特
性が悪化するといった問題点を有していた。
本発明の目的は、かかる問題に鑑み、フローティングゲ
ート型不揮発性記憶装置において、記憶保持特性を悪化
させることなく、プログラム電圧の低電圧化、書き換え
に伴うメモリ特性の劣化の低減化をはかることができる
製造方法を提供することにある。
(課題を解決するための手段) 上記目的を達するために、本発明は一導電型半導体基板
面に、少なくとも窒化シリコン膜を含むトンネリング絶
縁膜を選択形成する工程と、前記トンネリング絶縁膜上
にフローティングゲート電極を形成する工程と、前記フ
ローティングゲート電極上に絶縁膜を介してコントロー
ルゲート電極を形成する工程を少なくとも有する不揮発
性記憶装置の製造方法において、上記トンネリング絶縁
膜を形成した後に、水素雰囲気中における熱処理を行な
うことを特徴とするものである。
(作 用) 本発明は、水素熱処理を行うことにより、窒化シリコン
膜中の水素含有量を増加させ、窒化シリコン膜の電気伝
導度を小さくシ、記憶保持特性の悪化の少ない優れた記
憶保持特性をうろことができるものである。
(実施例) 本発明者の検討によれば、窒化シリコン膜を含むトンネ
リング絶縁膜形成後の高温熱処理による記憶保持特性の
悪化は、窒化シリコン膜成長直後の膜質に強く依存し、
特に窒化シリコン膜中に含まれる水素、特に5i−I(
結合の含有量に関係があり、5i−H結合の多い窒化シ
リコン膜は、窒化シリコン膜成長温度以上の高温熱処理
を行なうことにより、5i−H結合の数が少なくなり、
不安定なトラップが付加増大され、窒化シリコン膜の空
気伝導度が増加し、そのため記憶保持特性の悪化が起こ
ることを見い出した。すなわち、窒化シリコン膜を形成
した後の工程での高温熱処理による記憶保持特性の悪化
は、主に窒化シリコン膜形成の際の水素含有量に大きく
依存していることが明らかとなった。
また、フローティングゲート型不揮発性記憶装置は、ト
ンネリング絶縁膜を形成した後、通常ポリシリコン膜等
の高融点金属からなるフローティングゲート電極及びコ
ントロールゲート電極を形成し、さらにソース、トレイ
ン形成、保護膜の形成などの工程が行なわれるが、これ
らの工程においてソース、ドレインの押し込み、保護膜
の緻密化などのために、トンネリング絶縁膜である窒化
シリコン膜の成長温度以上の高温で熱処理が行なわれる
ので、水素処理は、これらの高温熱処理が終了した後に
行なう必要がある。さらに、窒化シリコン膜は通常、化
学的気相成長法により形成されるが、この成長温度は通
常700〜800℃であり。
このような窒化シリコン膜をトンネリング絶縁1摸とし
て用いた場合の水素処理の温度は約700℃以上で行な
うことにより効果があることが見い出された。
次に、本発明の具体的な実施例を図面を用いて説明する
第1図は、本発明の一実施例を示した工程順断面図であ
る。
まず、第1図(A)に示すようにP型シリコン基板1全
面に、酸化シリコン膜9を500人形成し。
さらに窒化シリコン膜10を1000人形成した後、素
子分離のための所定の部分を公知のフォトエツチング技
術によりエツチングを行う。
次いで、第1図(B)に示すように、通常の熱酸化法に
よりフィールド酸化膜11をIP程度形成させる。
次に第1図(C)に示すように、窒化シリコン膜10と
その下の酸化シリコン膜9を順次エツチングした後1通
常の熱酸化法を用いて酸化シリコン膜4を500人形成
させる。次いで、フォトレジスト12をマスクとして、
リンイオン13を注入しN型拡散層14.15を形成す
る。本実施例では注入条件を100keV、I XIO
”an−2の条件下で実施した。
次に、第1図(D)に示すように、フォトレジスト12
を除去した後、N型拡散層15の上の酸化シリコン膜4
の一部分を通常のフォトエツチング技術により開孔し、
この間孔部にジクロルシラン(SiH2C1!、)とア
ンモニア(NH,)の化学反応に基づく、減圧気相成長
法によりトンネリング媒体となる薄い窒化シリコン膜1
6を形成させる。本実施例ではNH,/SiH,CIl
、= 5 、750℃の条件下で窒化シリコン膜16を
約100人形成さtた。
次いで、第1図(E)に示すように、窒化シリコン膜1
6上にリンをドープ(約2 XIO20m−3) した
ポリシリコン膜を気゛相成長法により約5000人形成
させ、その後公知のフォトエツチング技術により、ポリ
シリコン膜よりなるフローティングゲート電極6を形成
する。次いで、通常の熱酸化法により。
酸化シリコン膜7をフローティングゲート電極6上で約
400人となるように形成する。その後、リンをドープ
(約2 XIO”an−3)L、たポリシリコン膜を気
相成長法により、約4000人形成させ、次いで公知の
フォトエツチング技術によりポリシリコン膜よりなるコ
ントロールゲート電極8を形成する。
さらに、コントロールゲート電極8とフィールド酸化膜
11をマスクとして、ヒ素を打ち込み(50keV 、
 4 X 101sc101s、ソース、ドレイン領域
となるN型拡散層2,3を形成する。
次いで、第1図(F)に示すように、公知の気相成長法
により、酸化シリコン膜17を全面に被着後。
ソース、ドレインの押し込みと、酸化シリコン膜17の
緻密化のために、1000℃、N2雰囲気中で熱処理を
行なう。その後、水素雰囲気中において、900℃、 
30分間の熱処理を行った。最後に、酸化シリコン膜1
7を公知のフォトエツチング技術によりコンタクト孔婆
開孔し、アルミニウム電極18を形成し、第1図 (F)に示すごときフローティングゲート型の不揮発性
記憶装置を作製することができる。
以上のごとくして得られたフローティングゲート型不揮
発性記憶装置の記憶保持特性の一例を第2図に示す。縦
軸はしきい値電圧、横軸は保持時間を示している。第2
図に示すように、本発明の製造方法により作製された不
揮発性記憶装置の記憶保持特性(実@ 19)は、水素
熱処理を行なわない場合(破線20)に比べ記憶保持特
性が非常に優れていることがわかる。
本実施例では、トンネリング絶縁膜として窒化シリコン
膜の単層膜を用いた場合について示したが、トンネリン
グ絶縁膜として、窒化シリコン膜−酸化シリコン膜の2
層膜、酸化シリコン膜−窒化シリコン膜−酸化シリコン
膜の3層膜、オキシナイトライド膜などの窒化シリコン
吸糸の絶縁膜を用いた場合についても同様の効果がある
ことは言うまでもない。
(発明の効果) 以上説明したところから明らかなように、本発明のごと
き製造方法によれば、記憶保持特性を悪化させることな
く、プログラミング電圧の低電圧化、書き換えに伴うメ
モリ特性の劣化の低減化が実現でき、フローティングゲ
ート型の半導体記憶装置の高性能化に大きく寄与するも
のである。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための工程順断面
図、第2図は本発明の詳細な説明するための記憶保持特
性図、第3図は従来のフローティングゲート型不揮発性
記憶装置の構造断面図である。 1 ・・・ P型シリコン基板、2,3,14゜15・
・・N型拡散層、 4,7,9.17・・・酸化シリコ
ン膜、5,16・・・ トンネリング媒体となりつる薄
い窒化シリコン膜、6 ・・・フローティングゲート電
極、 8・・・コントロールゲート電極、10・・・窒
化シリコン膜、11・・・ フィールド酸化膜、12・
・・ フォトレジスト、13・・・ リンイオン、18
・・・アルミニウム電極。 特許出願人 松下電子工業株式会社 へ\−7 第 図 10 窒化シツコン7I爽 第 因 8 コ〉ドローJし電極 4.15 ・・N1把歌1 第 図 旧 17・ 値化シリコン膜 °°アルミニウム電極 第 図

Claims (5)

    【特許請求の範囲】
  1. (1)一導電型半導体基板面に、少なくとも窒化シリコ
    ン膜を含むトンネリング絶縁膜を選択形成する工程と、
    前記トンネリング絶縁膜上にフローティングゲート電極
    を形成する工程と、前記フローティングゲート電極上に
    絶縁膜を介してコントロールゲート電極を形成する工程
    を有する不揮発性記憶装置の製造方法において、上記ト
    ンネリング絶縁膜を形成した後に、水素雰囲気中におけ
    る熱処理を行なうことを特徴とする不揮発性記憶装置の
    製造方法。
  2. (2)上記トンネリング絶縁膜が窒化シリコン膜と酸化
    シリコン膜との2種の積層膜であることを特徴とする請
    求項(1)記載の不揮発性記憶装置の製造方法。
  3. (3)上記トンネリング絶縁膜が第1の酸化シリコン膜
    と窒化シリコン膜と第2の酸化シリコン膜との3種の積
    層膜であることを特徴とする請求項(1)記載の不揮発
    性記憶装置の製造方法。
  4. (4)上記トンネリング絶縁膜がオキシナイトライド膜
    であることを特徴とする請求項(1)記載の不揮発性記
    憶装置の製造方法。
  5. (5)上記水素雰囲気中における熱処理の温度が700
    ℃以上であることを特徴とする請求項(1)、(2)、
    (3)、(4)のいずれかに記載の不揮発性記憶装置の
    製造方法。
JP26704288A 1988-10-25 1988-10-25 不揮発性記憶装置の製造方法 Pending JPH02114568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26704288A JPH02114568A (ja) 1988-10-25 1988-10-25 不揮発性記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26704288A JPH02114568A (ja) 1988-10-25 1988-10-25 不揮発性記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02114568A true JPH02114568A (ja) 1990-04-26

Family

ID=17439235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26704288A Pending JPH02114568A (ja) 1988-10-25 1988-10-25 不揮発性記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02114568A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206412A (ja) * 1991-10-29 1993-08-13 Semiconductor Energy Lab Co Ltd 半導体メモリー装置およびその作製方法
US6335549B1 (en) 1993-11-02 2002-01-01 Mitsubishi Denki Kabushiki Kaisha EEPROM with high channel hot carrier injection efficiency
JP2013172097A (ja) * 2012-02-22 2013-09-02 Seiko Instruments Inc 半導体不揮発性メモリ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206412A (ja) * 1991-10-29 1993-08-13 Semiconductor Energy Lab Co Ltd 半導体メモリー装置およびその作製方法
US6335549B1 (en) 1993-11-02 2002-01-01 Mitsubishi Denki Kabushiki Kaisha EEPROM with high channel hot carrier injection efficiency
US6483133B2 (en) 1993-11-02 2002-11-19 Mitsubishi Denki Kabushiki Kaisha EEPROM with high channel hot carrier injection efficiency
JP2013172097A (ja) * 2012-02-22 2013-09-02 Seiko Instruments Inc 半導体不揮発性メモリ装置

Similar Documents

Publication Publication Date Title
US6653683B2 (en) Method and structure for an oxide layer overlying an oxidation-resistant layer
JPH07321236A (ja) 不揮発性メモリ装置およびその製造方法
KR930001888B1 (ko) 불휘발성 반도체 기억장치
US7012008B1 (en) Dual spacer process for non-volatile memory devices
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JPH061839B2 (ja) 不揮発性記憶装置の製造方法
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
JPH05206412A (ja) 半導体メモリー装置およびその作製方法
JPH0422031B2 (ja)
JPH05129632A (ja) 電荷トラツプ膜
KR950003225B1 (ko) 절연막의 제조 방법
JP2871836B2 (ja) 半導体不揮発性記憶装置とその製造方法
US6858496B1 (en) Oxidizing pretreatment of ONO layer for flash memory
JPH0227773A (ja) 不揮発性半導体記憶装置の製造方法
JPH0665232B2 (ja) 半導体記憶装置の製造方法
JPH01289171A (ja) 不揮発性半導体記憶装置の製造方法
JPH01108776A (ja) 半導体記憶装置の製造方法
KR100274352B1 (ko) 플래쉬메모리셀제조방법
JP3316210B2 (ja) 半導体装置の製造方法
JPH0817210B2 (ja) 半導体記憶装置の製造方法
JPH03227573A (ja) 半導体記憶装置の製造方法
JPH07120724B2 (ja) 半導体記憶装置の製造方法
JPH03218075A (ja) 半導体記憶装置の製造方法
JPS61288471A (ja) 半導体記憶装置の製造方法
JPH0320088A (ja) 半導体記憶装置の製造方法