JPH01289171A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JPH01289171A JPH01289171A JP12033588A JP12033588A JPH01289171A JP H01289171 A JPH01289171 A JP H01289171A JP 12033588 A JP12033588 A JP 12033588A JP 12033588 A JP12033588 A JP 12033588A JP H01289171 A JPH01289171 A JP H01289171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体基板上に絶縁膜を介してフローティン
グゲートを設ける不揮発性半導体記憶装置であって、上
記フローティングゲート下の上記絶縁膜は、シリコン酸
化膜−シリコン窒化膜−シリコン酸化膜の３層で構成さ
れてなる不揮発性半導体記憶装置の製造方法に関するも
のである。
グゲートを設ける不揮発性半導体記憶装置であって、上
記フローティングゲート下の上記絶縁膜は、シリコン酸
化膜−シリコン窒化膜−シリコン酸化膜の３層で構成さ
れてなる不揮発性半導体記憶装置の製造方法に関するも
のである。
〈従来の技術〉
フローティングゲートに電荷を注入するトンネル絶縁膜
として、シリコン酸化膜−シリコン窒化膜−シリコン酸
化膜の３層の絶縁膜を使用することは先行技術とし存在
しく特願昭６２−３１１２５２）、また、フローティン
グゲート、コントロールケート間の絶縁膜として、シリ
コン酸化膜、シリコン窒化膜等よＶ成る多層膜を用いる
ことは公知である（％公昭６２−６３４８）。
として、シリコン酸化膜−シリコン窒化膜−シリコン酸
化膜の３層の絶縁膜を使用することは先行技術とし存在
しく特願昭６２−３１１２５２）、また、フローティン
グゲート、コントロールケート間の絶縁膜として、シリ
コン酸化膜、シリコン窒化膜等よＶ成る多層膜を用いる
ことは公知である（％公昭６２−６３４８）。
〈発明が解決しようとする課題〉
トンネル絶縁膜及びフローティングゲート、コントロー
ルゲート間の絶縁膜ともに同様のシリコン酸化膜−シリ
コン窒化膜−シリコン酸化膜の構造となるが、通常の構
造（第２図）では、トンネル絶縁膜がフローティングゲ
ート下にあるため同時に形成することができない。
ルゲート間の絶縁膜ともに同様のシリコン酸化膜−シリ
コン窒化膜−シリコン酸化膜の構造となるが、通常の構
造（第２図）では、トンネル絶縁膜がフローティングゲ
ート下にあるため同時に形成することができない。
く課題を解決するための手段〉
フローティングゲートとコントロールゲートとは電気的
に容量結合していれば十分であり、必ずしもフローティ
ングゲート上にコントロールゲートがある必要はない。
に容量結合していれば十分であり、必ずしもフローティ
ングゲート上にコントロールゲートがある必要はない。
そこで、１層目のポリシリコンでコントロールゲートを
作成し、次に、シリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜よＶ成る絶縁膜を、一部はフローティングゲ
ート、コントロールゲート間の絶縁膜として、一部はト
ンネル絶縁膜として同時に形成することで工程を略する
ことが可能となる０ 〈実施例〉 以下、本発明の実施例を図面に基づいて説明するＯ 第１図（ａ）〜（ｄ）は本発明の一実施例を示す概略工
程断面図である。
作成し、次に、シリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜よＶ成る絶縁膜を、一部はフローティングゲ
ート、コントロールゲート間の絶縁膜として、一部はト
ンネル絶縁膜として同時に形成することで工程を略する
ことが可能となる０ 〈実施例〉 以下、本発明の実施例を図面に基づいて説明するＯ 第１図（ａ）〜（ｄ）は本発明の一実施例を示す概略工
程断面図である。
ｆＪＳＩ図（ａ）―於いて、シリコン基板ｌ上にフィー
ルド酸化膜２を形成して素子領域を分離し、素子領域に
イオン注入層３を形成した後、該素子領域に約３０ＯＡ
の厚さのゲート酸化膜４、フィールド酸化膜２上に、リ
ンをドープした％１多結晶シリコン膜から成るコントロ
ールゲート５を形成する０ 次に、ｇＩ２１図（ｂ）に示すように、ゲート酸化膜４
の一部を開孔し、トンネル絶縁膜の下層シリコン酸化膜
６を熱酸化により４０〜８０Ａ形成する。
ルド酸化膜２を形成して素子領域を分離し、素子領域に
イオン注入層３を形成した後、該素子領域に約３０ＯＡ
の厚さのゲート酸化膜４、フィールド酸化膜２上に、リ
ンをドープした％１多結晶シリコン膜から成るコントロ
ールゲート５を形成する０ 次に、ｇＩ２１図（ｂ）に示すように、ゲート酸化膜４
の一部を開孔し、トンネル絶縁膜の下層シリコン酸化膜
６を熱酸化により４０〜８０Ａ形成する。
このとき、コントロールゲート５上にも熱酸化によるシ
リコン酸化膜７が形成される。この酸化膜７は、リンを
ドープした多結晶シリコン上に形成されるため、増速酸
化のため１２０〜２４０Ａ程度生成される０ その後、第１図（ｃ）に示すように、シリコン窒化膜８
をＬＰＣＶＤにより６０〜８０χ形収し、その上に、ウ
ェット雰、囲気中で上層シリコン酸化膜９を１５〜５０
Ａ程度形成し、更に、リンをドープした第２多結晶シリ
コン膜１０を気相成長させる０ 次に、第１図（ｄ）に示すように、第２多結晶シリコン
膜、３層絶縁膜を、フォトレジスト、マスク全使用し、
エツチングを行ない、フローティングゲート１０’ と
する。
リコン酸化膜７が形成される。この酸化膜７は、リンを
ドープした多結晶シリコン上に形成されるため、増速酸
化のため１２０〜２４０Ａ程度生成される０ その後、第１図（ｃ）に示すように、シリコン窒化膜８
をＬＰＣＶＤにより６０〜８０χ形収し、その上に、ウ
ェット雰、囲気中で上層シリコン酸化膜９を１５〜５０
Ａ程度形成し、更に、リンをドープした第２多結晶シリ
コン膜１０を気相成長させる０ 次に、第１図（ｄ）に示すように、第２多結晶シリコン
膜、３層絶縁膜を、フォトレジスト、マスク全使用し、
エツチングを行ない、フローティングゲート１０’ と
する。
その後、従来のＥＥＦＲＯＭと同様に、ソース。
ドレイン領域の生成、メタル電極生成等により最終形状
を得る。
を得る。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、トンネル
絶縁膜及びフローティングゲート、コントロールゲート
間の絶縁膜を、シリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜の３層で同時に形成することが可能となり、
工程を減少させることが可能となるものである。
絶縁膜及びフローティングゲート、コントロールゲート
間の絶縁膜を、シリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜の３層で同時に形成することが可能となり、
工程を減少させることが可能となるものである。
第１図（ａ）乃至（ｄ）は本発明の一実施例を示す概略
工程断面図、第２図は通常のＥＥＰＲＯＭの構造を示す
断面図である。 符号の説明 ｌ：シリコン基板、２：フィールド酸化膜、３：イオン
注入層、４：ゲート酸化膜、５：コントロールゲート、
６：トンネル絶縁膜を構成する下層シリコン酸化膜、７
：フローティングゲート、コントロールゲート間の絶縁
膜を構成する下層シリコン酸化膜、８：絶縁膜を構成す
るシリコン窒化膜、９：絶縁膜全構成する上層シリコン
酸化膜、１０：第２多結晶シリコン膜、ｌＯ′ ：フロ
ーティングゲート。
工程断面図、第２図は通常のＥＥＰＲＯＭの構造を示す
断面図である。 符号の説明 ｌ：シリコン基板、２：フィールド酸化膜、３：イオン
注入層、４：ゲート酸化膜、５：コントロールゲート、
６：トンネル絶縁膜を構成する下層シリコン酸化膜、７
：フローティングゲート、コントロールゲート間の絶縁
膜を構成する下層シリコン酸化膜、８：絶縁膜を構成す
るシリコン窒化膜、９：絶縁膜全構成する上層シリコン
酸化膜、１０：第２多結晶シリコン膜、ｌＯ′ ：フロ
ーティングゲート。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に絶縁膜を介してフローティングゲー
トを設ける不揮発性半導体記憶装置であって、上記フロ
ーティングゲート下の上記絶縁膜は、シリコン酸化膜−
シリコン窒化膜−シリコン酸化膜の３層で構成されてな
る不揮発性半導体記憶装置の製造方法に於いて、 所定領域にコントロールゲートを形成する工程と、 基板上及び上記コントロールゲート上に上記シリコン酸
化膜−シリコン窒化膜−シリコン酸化膜の３層で構成さ
れる絶縁膜を形成する工程と、 上記絶縁膜上にフローティングゲートを形成する工程と
を 有することを特徴とする、不揮発性半導体記憶装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12033588A JPH01289171A (ja) | 1988-05-16 | 1988-05-16 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12033588A JPH01289171A (ja) | 1988-05-16 | 1988-05-16 | 不揮発性半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01289171A true JPH01289171A (ja) | 1989-11-21 |
Family
ID=14783715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12033588A Pending JPH01289171A (ja) | 1988-05-16 | 1988-05-16 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01289171A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181178A (ja) * | 1989-12-11 | 1991-08-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH0465169A (ja) * | 1990-07-05 | 1992-03-02 | Toshiba Corp | Ｅ↑２ｐｒｏｍ装置 |
| JP2003092368A (ja) * | 2001-09-19 | 2003-03-28 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06171160A (ja) * | 1992-12-08 | 1994-06-21 | Seiko Epson Corp | 印刷情報処理装置 |
| JPH0937062A (ja) * | 1995-07-14 | 1997-02-07 | Canon Inc | 画像処理装置及び方法 |
-
1988
- 1988-05-16 JP JP12033588A patent/JPH01289171A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06171160A (ja) * | 1992-12-08 | 1994-06-21 | Seiko Epson Corp | 印刷情報処理装置 |
| JPH0937062A (ja) * | 1995-07-14 | 1997-02-07 | Canon Inc | 画像処理装置及び方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181178A (ja) * | 1989-12-11 | 1991-08-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH0465169A (ja) * | 1990-07-05 | 1992-03-02 | Toshiba Corp | Ｅ↑２ｐｒｏｍ装置 |
| JP2003092368A (ja) * | 2001-09-19 | 2003-03-28 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3312102B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2005520318A (ja) | ２つのメモリタイプの同じ集積回路上への集積 | |
| JP2904533B2 (ja) | 半導体装置の製造方法 | |
| JP2525144B2 (ja) | 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法 | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| US6171927B1 (en) | Device with differential field isolation thicknesses and related methods | |
| US20040197998A1 (en) | Spacer like floating gate formation | |
| KR100231962B1 (ko) | 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀 | |
| US6235585B1 (en) | Method for fabricating flash memory device and peripheral area | |
| JPH03283570A (ja) | 半導体装置及びその製造方法 | |
| JPH09223754A (ja) | フラッシュｅｅｐｒｏｍセル製造方法 | |
| JPH01289171A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
| JP3907100B2 (ja) | Ｍｆｍｏｓ／ｍｆｍｓ不揮発性メモリトランジスタおよびその製造方法 | |
| JPS6329979A (ja) | 半導体記憶装置 | |
| JPH02257670A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6315749B2 (ja) | ||
| JPH0485883A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6303960B1 (en) | Low voltage flash memory cell | |
| JPH03283468A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS6050964A (ja) | 半導体装置 | |
| JPH0487374A (ja) | 不揮発性メモリ素子の製造方法 | |
| JPH0774272A (ja) | 不揮発性メモリセル及びその製造方法 | |
| JPH10189922A (ja) | フラッシュメモリ素子の製造方法 |