JPH0422031B2 - - Google Patents
Info
- Publication number
- JPH0422031B2 JPH0422031B2 JP58165558A JP16555883A JPH0422031B2 JP H0422031 B2 JPH0422031 B2 JP H0422031B2 JP 58165558 A JP58165558 A JP 58165558A JP 16555883 A JP16555883 A JP 16555883A JP H0422031 B2 JPH0422031 B2 JP H0422031B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- oxide film
- silicon oxide
- nitride film
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はMONOS（金属−酸化シリコン膜−窒
化シリコン膜−酸化シリコン膜−半導体）型の電
界効果トランジスタからなる半導体記憶装置に関
し、不揮発性能、特に記憶保持特性にすぐれた高
性能の半導体記憶装置を実現するための製造方法
に関するものである。
化シリコン膜−酸化シリコン膜−半導体）型の電
界効果トランジスタからなる半導体記憶装置に関
し、不揮発性能、特に記憶保持特性にすぐれた高
性能の半導体記憶装置を実現するための製造方法
に関するものである。
従来例の構成とその問題点
従来より半導体記憶装置の１つとして、薄い酸
化シリコン膜上に窒化シリコン膜を成長させ、そ
の上に金属電極を形成したMNOS（金属−窒化シ
リコン膜−酸化シリコン膜−半導体）構造の半導
体装置がよく知られている。近年、このMNOS
型半導体記憶装置のプログラム電圧の低電圧化を
実現するために、ゲート絶縁膜のうち窒化シリコ
ン膜を薄膜化すると同時に、窒化シリコン膜表面
の熱酸化を行ない、窒化シリコン膜上に酸化シリ
コン膜を有するMONOS（金属−酸化シリコン膜
−窒化シリコン膜−酸化シリコン膜−半導体）構
造の半導体記憶装置が知られている。
化シリコン膜上に窒化シリコン膜を成長させ、そ
の上に金属電極を形成したMNOS（金属−窒化シ
リコン膜−酸化シリコン膜−半導体）構造の半導
体装置がよく知られている。近年、このMNOS
型半導体記憶装置のプログラム電圧の低電圧化を
実現するために、ゲート絶縁膜のうち窒化シリコ
ン膜を薄膜化すると同時に、窒化シリコン膜表面
の熱酸化を行ない、窒化シリコン膜上に酸化シリ
コン膜を有するMONOS（金属−酸化シリコン膜
−窒化シリコン膜−酸化シリコン膜−半導体）構
造の半導体記憶装置が知られている。
しかしながら、このMONOS構造の半導体記
憶装置の製造方法において、窒化シリコン膜を熱
酸化する際に、通常、900℃以上の高温を必要と
するので窒化シリコンの膜質の変化が起こり、メ
モリ特性、特に記憶保持特性の悪化をまねく問題
点を有していた。
憶装置の製造方法において、窒化シリコン膜を熱
酸化する際に、通常、900℃以上の高温を必要と
するので窒化シリコンの膜質の変化が起こり、メ
モリ特性、特に記憶保持特性の悪化をまねく問題
点を有していた。
MONOS型の半導体記憶装置は、従来の
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と極薄の酸化シリコン膜の界面、又は窒化シ
リコン膜バルク中に分布するトラツプに、半導体
側から極薄の酸化シリコン膜を介して行なわれる
電荷のトンネリング注入と、その蓄積によりトラ
ンジスタのしきい値電圧（Vth）を変化させ、情
報を記憶させるものであり、その記憶保持特性の
確保が最大の課題であり、窒化シリコン膜上を熱
酸化する場合の記憶保持特性の悪化は実用上の最
大の問題となつている。
MNOS型の半導体記憶装置と同様、窒化シリコ
ン膜と極薄の酸化シリコン膜の界面、又は窒化シ
リコン膜バルク中に分布するトラツプに、半導体
側から極薄の酸化シリコン膜を介して行なわれる
電荷のトンネリング注入と、その蓄積によりトラ
ンジスタのしきい値電圧（Vth）を変化させ、情
報を記憶させるものであり、その記憶保持特性の
確保が最大の課題であり、窒化シリコン膜上を熱
酸化する場合の記憶保持特性の悪化は実用上の最
大の問題となつている。
発明の目的
本発明の目的は、かかる問題に鑑み、
MONOS型電界トランジスタからなる半導体記
憶装置における不揮発性能、特に記憶保持特性の
すぐれた高性能を実現するための半導体記憶装置
の製造方法を提供することにある。
MONOS型電界トランジスタからなる半導体記
憶装置における不揮発性能、特に記憶保持特性の
すぐれた高性能を実現するための半導体記憶装置
の製造方法を提供することにある。
発明の構成
本発明は、要約すると、一導電型半導体基板面
に第１の酸化シリコン膜を形成する工程、前記第
１の酸化シリコン膜上に窒化シリコン膜を形成す
る工程、前記窒化シリコン膜上に第２の酸化シリ
コン膜を形成し、ついで、水素イオンを注入する
工程をそなえた半導体記憶装置の製造方法であ
り、これにより、安定性のすぐれた記憶保持特性
を実現することができる。
に第１の酸化シリコン膜を形成する工程、前記第
１の酸化シリコン膜上に窒化シリコン膜を形成す
る工程、前記窒化シリコン膜上に第２の酸化シリ
コン膜を形成し、ついで、水素イオンを注入する
工程をそなえた半導体記憶装置の製造方法であ
り、これにより、安定性のすぐれた記憶保持特性
を実現することができる。
実施例の説明
本発明者の研究によれば、窒化シリコン膜の熱
酸化による記憶保持特性の悪化は、窒化シリコン
膜中に含まれる水素、特にSi−Ｈ結合の含有量に
関係があり、Si−Ｈ結合の多い窒化シリコン膜は
900℃以上の温度で熱酸化を行なうことにより、
Si−Ｈ結合が少なくなり、不安定なトラツプが附
加増大され、記憶保持特性の悪化がおこることを
見い出した。すなわち、窒化シリコン膜の熱酸化
による記憶保持特性の悪化は、主に窒化シリコン
膜形成の際の水素含有量に大きく依存しているこ
とが明らかとなつた。
酸化による記憶保持特性の悪化は、窒化シリコン
膜中に含まれる水素、特にSi−Ｈ結合の含有量に
関係があり、Si−Ｈ結合の多い窒化シリコン膜は
900℃以上の温度で熱酸化を行なうことにより、
Si−Ｈ結合が少なくなり、不安定なトラツプが附
加増大され、記憶保持特性の悪化がおこることを
見い出した。すなわち、窒化シリコン膜の熱酸化
による記憶保持特性の悪化は、主に窒化シリコン
膜形成の際の水素含有量に大きく依存しているこ
とが明らかとなつた。
本発明は、上記の事実に基づいてなされたもの
で、トンネリング媒体となりうる極薄の第１の酸
化シリコン膜上に窒化シリコン膜、続いて第２の
酸化シリコン膜を形成した後に、水素イオンを注
入することにより、優れた記憶保持特性を得るこ
とができるものである。
で、トンネリング媒体となりうる極薄の第１の酸
化シリコン膜上に窒化シリコン膜、続いて第２の
酸化シリコン膜を形成した後に、水素イオンを注
入することにより、優れた記憶保持特性を得るこ
とができるものである。
次に本発明の具体的な実施例を図面を用いて説
明する。
明する。
第１図は、本発明の製造方法の一実施例を示す
工程順断面図であり、まず第１図ａに示すように
Ｎ型のシリコン基板１に、ソース領域２、ドレイ
ン領域３を周知の選択拡散技術で形成し、その選
択拡散処理時に形成した二酸化シリコン膜４の所
定の部分を、既知のフオトエツチングで開孔した
後、この開孔部分に20Å程度の薄い酸化シリコン
膜５を、800℃、酸素雰囲気中で酸化処理した、
形成した。
工程順断面図であり、まず第１図ａに示すように
Ｎ型のシリコン基板１に、ソース領域２、ドレイ
ン領域３を周知の選択拡散技術で形成し、その選
択拡散処理時に形成した二酸化シリコン膜４の所
定の部分を、既知のフオトエツチングで開孔した
後、この開孔部分に20Å程度の薄い酸化シリコン
膜５を、800℃、酸素雰囲気中で酸化処理した、
形成した。
次いで、第１図ｂに示すように、酸化シリコン
膜５上に、シラン（SiH4）とアンモニア（NH3）
の化学反応にもとづく気相成長法によつて、
NH3／SiH4＝100，750℃の条件下で窒化シリコ
ン膜６を約200Å程度形成させる。
膜５上に、シラン（SiH4）とアンモニア（NH3）
の化学反応にもとづく気相成長法によつて、
NH3／SiH4＝100，750℃の条件下で窒化シリコ
ン膜６を約200Å程度形成させる。
次いで、窒化シリコン膜６の上を900℃、水蒸
気雰囲気中で約60分酸化処理し、約25Åの酸化シ
リコン膜７を形成させる。
気雰囲気中で約60分酸化処理し、約25Åの酸化シ
リコン膜７を形成させる。
次いで、第１図ｃに示すように、アルミニウム
電極８を通常の真空蒸着法により被着させる。
電極８を通常の真空蒸着法により被着させる。
次いで、第１図ｄに示すように、周知の気相成
長法により、酸化シリコン膜９を全面に被着後、
水素イオン１０を全面に注入する。本実施例では
水素イオン１０としてH2 +イオンを用い、加速エ
ネルギー10KeV、注入量５×1015cm-2とした。さ
らに、注入イオンの活性化のために、本実施例で
は400℃で約30分、N2雰囲気中で熱処理を行なつ
た。以上のようにして、第１図ｄに示すＰチヤネ
ルアルミゲートMONOS型不揮発性半導体記憶
装置を作製することができる。
長法により、酸化シリコン膜９を全面に被着後、
水素イオン１０を全面に注入する。本実施例では
水素イオン１０としてH2 +イオンを用い、加速エ
ネルギー10KeV、注入量５×1015cm-2とした。さ
らに、注入イオンの活性化のために、本実施例で
は400℃で約30分、N2雰囲気中で熱処理を行なつ
た。以上のようにして、第１図ｄに示すＰチヤネ
ルアルミゲートMONOS型不揮発性半導体記憶
装置を作製することができる。
第２図に、上述の実施例で得られたMONOS
型半導体記憶装置の記憶保持特性の一例を、従来
例装置の特性と対比して示す。横軸は書き込み消
去直後のしきい値電圧、縦軸はその時に蓄積され
た電荷の減衰率（∂Vth／logt，Vth：しきい値電
圧、ｔ：時間）を示している。この図において直
線の傾きが小さいほど記憶保持特性が優れている
ことを示している。第２図に示すように、本発明
の製造方法により作製した半導体記憶装置の記憶
保持特性（直線１１）は、水素イオン注入を実施
していないMONOS型半導体記憶装置の記憶保
持特性（直線１２）よりもはるかに優れ、また、
従来のアルミゲートMNOS型半導体記憶装置の
うち最も良い記憶保持特性（直線１３）と比較し
ても直線の傾きにほとんど差がなく、同程度の記
憶能力を有するものを作製することができた。
型半導体記憶装置の記憶保持特性の一例を、従来
例装置の特性と対比して示す。横軸は書き込み消
去直後のしきい値電圧、縦軸はその時に蓄積され
た電荷の減衰率（∂Vth／logt，Vth：しきい値電
圧、ｔ：時間）を示している。この図において直
線の傾きが小さいほど記憶保持特性が優れている
ことを示している。第２図に示すように、本発明
の製造方法により作製した半導体記憶装置の記憶
保持特性（直線１１）は、水素イオン注入を実施
していないMONOS型半導体記憶装置の記憶保
持特性（直線１２）よりもはるかに優れ、また、
従来のアルミゲートMNOS型半導体記憶装置の
うち最も良い記憶保持特性（直線１３）と比較し
ても直線の傾きにほとんど差がなく、同程度の記
憶能力を有するものを作製することができた。
本実施例では、Ｎ型基板を用い、Ｐチヤネル型
半導体記憶装置を形成する場合について説明を行
なつてきたが、ｎチヤネル型MONOS構造でも
使用できることはもちろんであり、またゲート電
極としてポリシリコン等の高融点金属を用いても
よいことは言うまでもない。
半導体記憶装置を形成する場合について説明を行
なつてきたが、ｎチヤネル型MONOS構造でも
使用できることはもちろんであり、またゲート電
極としてポリシリコン等の高融点金属を用いても
よいことは言うまでもない。
発明の効果
本発明の方法によれば、MONOS型半導体記
憶装置の製造方法において、窒化シリコン膜上に
酸化シリコン膜を形成した後に、水素イオン注入
を行なうことにより、記憶保持特性の優れた半導
体記憶装置を作製することができ、MONOS型
半導体記憶装置の高性能化に大きく寄与するもの
である。
憶装置の製造方法において、窒化シリコン膜上に
酸化シリコン膜を形成した後に、水素イオン注入
を行なうことにより、記憶保持特性の優れた半導
体記憶装置を作製することができ、MONOS型
半導体記憶装置の高性能化に大きく寄与するもの
である。
第１図ａ〜ｄは本発明実施例の工程順断面図、
第２図は特性図である。 １……Ｎ型シリコン基板、２，３……ソースお
よびドレイン領域、４，５……酸化シリコン膜、
６……窒化シリコン膜、７……酸化シリコン膜、
８……アルミニウム電極、９……酸化シリコン
膜、１０……水素イオン。
第２図は特性図である。 １……Ｎ型シリコン基板、２，３……ソースお
よびドレイン領域、４，５……酸化シリコン膜、
６……窒化シリコン膜、７……酸化シリコン膜、
８……アルミニウム電極、９……酸化シリコン
膜、１０……水素イオン。
Claims (1)
- １ 一導電型半導体基板面に、第１の酸化シリコ
ン膜を選択形成する工程、前記第１の酸化シリコ
ン膜上に窒化シリコン膜を形成する工程、前記窒
化シリコン膜上に第２の酸化シリコン膜を形成し
た後に、水素イオンを注入する工程をそなえた半
導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165558A JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165558A JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057674A JPS6057674A (ja) | 1985-04-03 |
| JPH0422031B2 true JPH0422031B2 (ja) | 1992-04-15 |
Family
ID=15814639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165558A Granted JPS6057674A (ja) | 1983-09-08 | 1983-09-08 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057674A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0665232B2 (ja) * | 1984-07-30 | 1994-08-22 | 松下電子工業株式会社 | 半導体記憶装置の製造方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| KR100490293B1 (ko) * | 2000-12-08 | 2005-05-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100691960B1 (ko) | 2004-12-30 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 소노스 소자 제조 방법 |
-
1983
- 1983-09-08 JP JP58165558A patent/JPS6057674A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057674A (ja) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4151229B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN101517714B (zh) | Sonos ono堆栈等比缩小 | |
| US6319775B1 (en) | Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device | |
| JP2551595B2 (ja) | 半導体不揮発性メモリ素子 | |
| JPH08255878A (ja) | フローティングゲートトランジスタ及びその製造方法 | |
| US20090032861A1 (en) | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus | |
| JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US4305086A (en) | MNOS Memory device and method of manufacture | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JPS6320387B2 (ja) | ||
| JPH0422031B2 (ja) | ||
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0259632B2 (ja) | ||
| JPH0259631B2 (ja) | ||
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JP2649511B2 (ja) | 半導体記憶装置 | |
| JPS59188977A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH0334672B2 (ja) | ||
| JPS61288471A (ja) | 半導体記憶装置の製造方法 |