JPH02115947A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02115947A JPH02115947A JP63269787A JP26978788A JPH02115947A JP H02115947 A JPH02115947 A JP H02115947A JP 63269787 A JP63269787 A JP 63269787A JP 26978788 A JP26978788 A JP 26978788A JP H02115947 A JPH02115947 A JP H02115947A
- Authority
- JP
- Japan
- Prior art keywords
- program
- initial
- detail
- diagnostic program
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 3
- 230000010365 information processing Effects 0.000 claims description 9
- 238000003745 diagnosis Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に電源投入後に走る
Ｈ／Ｗ初期診断プログラムの動作環境に関する。
Ｈ／Ｗ初期診断プログラムの動作環境に関する。
情報処理装置では電源投入後に各デバイスが動作するの
に必要な初期設定を初期プログラムで行う必要がある。
に必要な初期設定を初期プログラムで行う必要がある。
従来この種の初期プログラムにおいては詳細診断を行う
為に容量を大きくとるとそれだけシステムの領域を専有
するため必要最小限の診断を行い初期設定するものであ
った。この為エラーが発生した場合には診断方法・診断
内容の表現が制限されてしまう為わかりにくいものであ
った。
為に容量を大きくとるとそれだけシステムの領域を専有
するため必要最小限の診断を行い初期設定するものであ
った。この為エラーが発生した場合には診断方法・診断
内容の表現が制限されてしまう為わかりにくいものであ
った。
本発明は上記欠点を改善し通常動作時には実メモリマツ
プ上には見えない詳細診断プログラムを隠れた部分に格
納しエラーに発生時に実メモリマツプ上にマツピングし
起動される為従来の初期プログラムと容量および実行時
間には差異を無くすことにある。
プ上には見えない詳細診断プログラムを隠れた部分に格
納しエラーに発生時に実メモリマツプ上にマツピングし
起動される為従来の初期プログラムと容量および実行時
間には差異を無くすことにある。
上述した従来の情報処理装置においてはパワーアップ後
各デバイスが動作するに必要な初期設定し、各デバイス
に対して動作チエツクを行うがこれを幅広い範囲で詳細
チエツクまで行うとプログラムの実行時間も長くなり容
量も増加しメモリエリアがそれだけ専有させてしまう、
又、これを省略した場合にはエラーが発生した場合その
エラー情報が詳細に表現できなくなる。
各デバイスが動作するに必要な初期設定し、各デバイス
に対して動作チエツクを行うがこれを幅広い範囲で詳細
チエツクまで行うとプログラムの実行時間も長くなり容
量も増加しメモリエリアがそれだけ専有させてしまう、
又、これを省略した場合にはエラーが発生した場合その
エラー情報が詳細に表現できなくなる。
本発明の目的は上記の欠点を改善して詳細診断プログラ
ムを隠れた場所に格納しておきエラー発生時にのみこれ
をハードウェアによってメモリマツプ上にマツピングし
起動させることによりエラー情報の詳細内容を解析する
為通常動作時には短時間実行され、又、メモリマツプ上
にはマツピングされない為その分他のモジュールの割当
てができる。
ムを隠れた場所に格納しておきエラー発生時にのみこれ
をハードウェアによってメモリマツプ上にマツピングし
起動させることによりエラー情報の詳細内容を解析する
為通常動作時には短時間実行され、又、メモリマツプ上
にはマツピングされない為その分他のモジュールの割当
てができる。
本発明の情報処理装置は電源投入後各デバイスが作動す
るのに必要最小限の診断・設定を行う初期診断プログラ
ムと初期診断プログラムでエラーが発生した場合にのみ
起動しその内容を詳細に解析する詳細診断プログラムと
に分割された初期プログラムと、エラー発生時にセット
されるエラーステータスレジスタ又エラーステータスレ
ジスタがセットされることにより初期プログラムのエリ
アを拡張し詳細診断プログラムを実メモリマツプ上にマ
ツピングする役目を果たすデコーダ回路とを有している
。
るのに必要最小限の診断・設定を行う初期診断プログラ
ムと初期診断プログラムでエラーが発生した場合にのみ
起動しその内容を詳細に解析する詳細診断プログラムと
に分割された初期プログラムと、エラー発生時にセット
されるエラーステータスレジスタ又エラーステータスレ
ジスタがセットされることにより初期プログラムのエリ
アを拡張し詳細診断プログラムを実メモリマツプ上にマ
ツピングする役目を果たすデコーダ回路とを有している
。
次に本発明の実施例について図面を参照して説明する。
第１図は、本発明の一実施例の情報処理装置を示す。第
１図において本発明の一実施例は中央情報処理装置（Ｃ
ＰＵ）１１と初期プログラムを有するメモリ（ＲＯＭ）
１４とがシステムバスを介して接続される情報処理装置
で、電源投入後、各デバイスが動作する時のエラー発生
時にセットされるエラーステータスレジスタ１３と、こ
のエラースタータスレジスタ１３の作動によりＲＯＭ１
４の初期プログラムエリアを拡張し、ＲＯＭ１４のマツ
プ上にマツピングする役目を果たすデコーダ回路とを有
している。
１図において本発明の一実施例は中央情報処理装置（Ｃ
ＰＵ）１１と初期プログラムを有するメモリ（ＲＯＭ）
１４とがシステムバスを介して接続される情報処理装置
で、電源投入後、各デバイスが動作する時のエラー発生
時にセットされるエラーステータスレジスタ１３と、こ
のエラースタータスレジスタ１３の作動によりＲＯＭ１
４の初期プログラムエリアを拡張し、ＲＯＭ１４のマツ
プ上にマツピングする役目を果たすデコーダ回路とを有
している。
ＲＯＭ１４には電源投入後各デバイスが動作するのに必
要最小限の診断・設定を行う初期診断プログラムと初期
診断プログラムでエラーが発生した場合にその内容を詳
細に解析する詳細診断プログラムを有する初期プログラ
ムが格納されている。
要最小限の診断・設定を行う初期診断プログラムと初期
診断プログラムでエラーが発生した場合にその内容を詳
細に解析する詳細診断プログラムを有する初期プログラ
ムが格納されている。
ｃｐｕｉはで電源投入後各デバイスを初期化するための
プログラムが格納されているＲＯＭ １４をフェッチし
て行く。又この時エラーステータスレジスタ１３はリセ
ットされた状態でありデーコーダ１２は初期診断プログ
ラムの格納されるアドレスが与られた時にのみＲＯＭ１
４のセレクト信号を発生し、ＣＰＵ１１から見た実メモ
リマツプ上にマツピングされる為、ＲＯＭ１４の詳細診
断プログラムは実メモリマツプ上には見えない状態にあ
る。この時のメモリマツプ図は、第２図（ａ）の如く初
期診断プログラムは見えるが詳細診断プログラムはメモ
リマツプ上には存在しない。
プログラムが格納されているＲＯＭ １４をフェッチし
て行く。又この時エラーステータスレジスタ１３はリセ
ットされた状態でありデーコーダ１２は初期診断プログ
ラムの格納されるアドレスが与られた時にのみＲＯＭ１
４のセレクト信号を発生し、ＣＰＵ１１から見た実メモ
リマツプ上にマツピングされる為、ＲＯＭ１４の詳細診
断プログラムは実メモリマツプ上には見えない状態にあ
る。この時のメモリマツプ図は、第２図（ａ）の如く初
期診断プログラムは見えるが詳細診断プログラムはメモ
リマツプ上には存在しない。
初期診断プログラムにおいてエラーが発生した場合には
、エラーステータスレジスタ１３がセットされその情報
をデコーダ１２に伝えＲＯＭ １４の詳細診断プログラ
ムの格納アドレスが与られた時にもＲＯＭ１４のセレク
ト信号を発生し、ＣＰＵＩＩから見た実メモリマツプ上
にマツピングする。その時の様子は第２図（ｂ）の如く
ＲＯＭの領域が拡張され詳細診断プログラムがメモリマ
ツプ上にマツピングされる。
、エラーステータスレジスタ１３がセットされその情報
をデコーダ１２に伝えＲＯＭ １４の詳細診断プログラ
ムの格納アドレスが与られた時にもＲＯＭ１４のセレク
ト信号を発生し、ＣＰＵＩＩから見た実メモリマツプ上
にマツピングする。その時の様子は第２図（ｂ）の如く
ＲＯＭの領域が拡張され詳細診断プログラムがメモリマ
ツプ上にマツピングされる。
このようにすることによりこの実施例は通常動作時に詳
細診断プログラムの部分を他メモリに割当てることがで
き実行時間も短かくなるとともに万一エラーが発生した
場合にも詳細診断プログラムによりエラー内容の詳細な
解析ができ明瞭化することができる。
細診断プログラムの部分を他メモリに割当てることがで
き実行時間も短かくなるとともに万一エラーが発生した
場合にも詳細診断プログラムによりエラー内容の詳細な
解析ができ明瞭化することができる。
以上説明したように本発明は通常、詳細診断プログラム
はメモリマツプ上には見えず従来のＩＴＦとの実行時間
および容量等には差異が無いがエラーが発生した場合に
は、その詳細を解析し、解析内容を表現することができ
る為、装置全体の信頼性をも高める効果がある。
はメモリマツプ上には見えず従来のＩＴＦとの実行時間
および容量等には差異が無いがエラーが発生した場合に
は、その詳細を解析し、解析内容を表現することができ
る為、装置全体の信頼性をも高める効果がある。
第１図は本発明の一実施例である情報処理装置を示すブ
ロック構成図、第２図はこの動作を説明するためのメモ
リマツプ図である。 １１・・・・・・中実装置装置（ＣＰＵ）、１２・・・
・・・デコーダ、１３・・・・・・エラーステータスレ
ジスタ、１４・・・・・・メモリ（ＲＯＭ）。
ロック構成図、第２図はこの動作を説明するためのメモ
リマツプ図である。 １１・・・・・・中実装置装置（ＣＰＵ）、１２・・・
・・・デコーダ、１３・・・・・・エラーステータスレ
ジスタ、１４・・・・・・メモリ（ＲＯＭ）。
Claims (1)
- 電源投入後各デバイスが動作するのに必要最小限必要な
診断・設定を行う初期診プログラムの初期診断プログラ
ムでエラーが発生した場合にのみ起動しその内容を詳細
に解析する詳細診断プログラムとに分割された初期プロ
グラムと、エラー発生時にセットされるエラーステータ
スレジスタおよび該エラーステータスレジスタの内容に
より初期プログラムの実メモリマップ上のマッピングを
制御する役目を果たすデコータ回路とを備えるとこを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269787A JPH02115947A (ja) | 1988-10-25 | 1988-10-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269787A JPH02115947A (ja) | 1988-10-25 | 1988-10-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02115947A true JPH02115947A (ja) | 1990-04-27 |
Family
ID=17477154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269787A Pending JPH02115947A (ja) | 1988-10-25 | 1988-10-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02115947A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113347A (ja) * | 1984-06-29 | 1986-01-21 | Toshiba Corp | ハ−ドウエアの初期テスト方式 |
| JPS62184546A (ja) * | 1986-02-07 | 1987-08-12 | Nec Corp | 試験プログラムの実行制御方式 |
| JPS6367647A (ja) * | 1986-09-09 | 1988-03-26 | Yokogawa Electric Corp | マイクロプロセツサ応用機器 |
-
1988
- 1988-10-25 JP JP63269787A patent/JPH02115947A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113347A (ja) * | 1984-06-29 | 1986-01-21 | Toshiba Corp | ハ−ドウエアの初期テスト方式 |
| JPS62184546A (ja) * | 1986-02-07 | 1987-08-12 | Nec Corp | 試験プログラムの実行制御方式 |
| JPS6367647A (ja) * | 1986-09-09 | 1988-03-26 | Yokogawa Electric Corp | マイクロプロセツサ応用機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPH02115947A (ja) | 情報処理装置 | |
| KR100240963B1 (ko) | 피엘씨 장치 및 제어방법 | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JPS6223896B2 (ja) | ||
| JPH0276036A (ja) | 情報処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| KR100477138B1 (ko) | 퍼스널컴퓨터시스템 | |
| JPH10116263A (ja) | マイクロコンピュータとそのデータ読み出し試験方法 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| JPH08202647A (ja) | コンピュータ入出力装置の仮想ポートについて | |
| JPS645342B2 (ja) | ||
| JPH04155454A (ja) | 情報処理装置 | |
| KR20010060486A (ko) | Ｐｐｃ 메인 메모리 자가 진단 장치 및 방법 | |
| JPH0392925A (ja) | システム環境設定方式 | |
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| KR920004966A (ko) | 에뮬레이션 마이크로 컴퓨터 | |
| JPH06295346A (ja) | マイクロコンピュータ | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPH086920A (ja) | 情報処理装置 | |
| JPS5850046A (ja) | 情報処理装置 | |
| JPS6364139A (ja) | メモリダンプ制御方式 |