JPH0276036A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0276036A
JPH0276036A JP63227475A JP22747588A JPH0276036A JP H0276036 A JPH0276036 A JP H0276036A JP 63227475 A JP63227475 A JP 63227475A JP 22747588 A JP22747588 A JP 22747588A JP H0276036 A JPH0276036 A JP H0276036A
Authority
JP
Japan
Prior art keywords
program
executed
processing
mpu1
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63227475A
Other languages
English (en)
Inventor
Kazuhiro Kushitani
和浩 櫛谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP63227475A priority Critical patent/JPH0276036A/ja
Publication of JPH0276036A publication Critical patent/JPH0276036A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、装置に内蔵されて装置が所望の処理動作を
行なうように制御する情報処理装置に関し、特に割込み
処理によって設定されたプログラムを実行処理する情報
処理装置に関する。
(従来の技術) MPU (マイクロプロセッサ・ユニット)を内蔵し、
このMPUを制御中枢として所望の処理動作を行なう装
置にあって、据え付は時あるいは保守点検時等の現場(
フィールド)でのメンテナンスや修理を行なう際には、
診断プログラム(テストプログラム)が用いられている
。このテストプログラムは、機能をチエツクして異常個
所を検出するための一連の作業を実行するプログラムで
ある。
このようなテストプログラムには、診断のための外部装
置によって実行されるものと、装置内に予め備えられた
ものとがある。
テストプログラムを実行する外部装置としては、例えば
障害解析用コンソールがある。この障害解析用コンソー
ルは、解析の対象となる装置に内蔵されたMPUを外部
から制御するものであり、I10装置や記憶装置の入出
力、テストプログラムの転送等を行なうものである。
このような障害解析用コンソールは、解析対象となる装
置に接続され、テストプログラムを装置内の記憶装置に
読込み、読込/υだテストプログラムを実行させる。
一方、テストプログラムが予め装置内の記憶装置に格納
されている場合には、格納されたテストプログラムは、
装置を初期化することによって実行される。また、テス
トプログラムが診断の内容別に用意されて°いる場合で
あっても、すべてのテストプログラムが実行されていた
(発明が解決しようとする課題) 以上説明したように、MPUを内蔵した装置のフィール
ドでのメンテナンスや修理を行なう際には、テストプロ
グラムを実行していた。テストプログラムを予め備えて
いない装置にあって、テストプログラムを実行させるた
めには、外部装置を必要としていた。さらに、外部装置
を用いた場合には、テストプログラムを外部装置から読
込まなければならず、手間を要していた。
一方、テストプログラムが予め絹み入れられた装置にあ
っては、装置を初期化した後テス[〜プログラムが実行
されていた。このため、障害の状態や障害に到るまでの
ステータス情報や記憶内容等の履歴が消失してしまい、
十分な解析を行なうことが困難になっていた。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、外部装置を用いることなく
、かつ情報処理装置を組み入れた装置を初期化すること
なしに任意のプログラムを実行処理するこができる情報
処理装置を提供することにある。
[発明の構成コ (課題を解決するための手段) 上記目的を達成するために、この発明は、実行処理しよ
うとする複数のプログラムを格納する格納手段と、割込
み処理を指令する指令手段と、前記格納部に格納された
複数のプログラムの中から前記指令手段で指令された割
込み処理によって実行処理しようとするプログラムを設
定する設定格納手段から読出して実行処理する実行処理
手段とから構成される。
(作用) 上記構成において、この発明は、実行処理しようとする
プログラムを予め設定しておぎ、設定したプログラムを
割込み処理によって実行処理するようにしていた。
(実1に例) 以下、図面を用いてこの発明の詳細な説明する。
第1図はこの発明の一実施例に係る情報処理装置の構成
を示す図、第2図は第1図に示す装置の処理を示すフロ
ーチャートである。第1図に示す情報処理装置は、この
情報処理装置の制御のもとに所望の処理を行なう装置に
組み入れられたものであり、マニュアルで割込み処理を
要求して、複数のテストプログラムの中から設定したテ
ストプログラムを実行処理するようにしたものである。
第1図において、情報処理装置は、MPU (マイクロ
プセッナユニット)1と、メモリ3と、割込み処理を指
令する割込み指令回路5と、実行しようとするテストプ
ログラムを設定するDIRスイッヂ7とから構成されて
いる。
MPU1は、MPU1が組み入れられたQfiff全体
の処理動作を制御する制御中枢として別能するものであ
る。
メモリ3は、MPUIで実行処理されるプログラムを格
納するものであり、割込み処理プログラム及び複数のテ
ストプログラムが格納されている。
メモリ3に格納されたプログラムは、MPU iからア
ドレスバス9を介して与えられるアドレスによって指定
され、データバス11を介してMPU1と入出力される
割込み指令回路5は、スイッチ13と7リツプ70ツブ
回路(以下rF/F回路」と呼ぶ)15とからなる。ス
イッチ13は、割込み処理をMPU1に要求するための
割込み要求信号を発生するものである。スイッチ13を
オンすることにより発生された割込み要求信号は、F/
F回路15に与えられる。F/F回路15は、割込み要
求信号によってセット状態となり、割込み処理が終了し
た後、M P U 1によってリセット状態となる。割
込み要求が発生してF/F回路15がセット状態になる
と、割込み要求信号は、INT線17を介してMPU 
1に与えられる。
DIRスイッヂ7は、MPU1とデータパスコ1を介し
て接続されており、複数のテストプログラムの中からM
PU1に実行させたいテストプログラムを指定するコー
ドを設定するスイッチである。DIRスイッチ7によっ
て設定されたコードは、MPU iによって読取られる
以上説明したようにこの発明の一実施例は構成されてお
り、次に、この実施例の作用を第2図を参照して説明す
る。
まずはじめに、MPU 1で実行処理しようとするテス
トプログラムを示すコードをDIRスイッチ7にセット
する(ステップ100)。このような状態において、M
PUIに対して割込み処理を要求する。
すなわち、スイッチ13をオン状態にして、割込み要求
を指令する(ステップ110)。これにより、割込み要
求信号が発つ[シて1=/F回路15にセットされる(
ステップ120)。F/F回路15にセットされた割込
み要求信号は、rNT線17を介してMPU 1に与え
られる。これにより、MPU1に対して割込み処理が要
求される。
MPUIが割込み要求を受付けると、MPU 1は割込
み処理プログラムをメモリ3から読出して実行する(ス
テップ130,140>。この割込み処理の実行によっ
て、MPU 1はDIRスイッチ7にセットされたコー
ドを読取る(ステップ150)。コードが読取られると
、MPU1はこの読取ったコードに対応したテストブ1
」ダラムを読出して、読出したテストプログラムを実行
する(ステップ160,170)。
このようにして、テストプログラムが実行された後に、
テストプログラムの実行が終了すると、リセット信号が
MPU 1からF/F回路15に与えられる。これによ
り、F/F回路15はリセットされて、MPU 1に割
込み要求がなされる前の状態に戻る(ステップ180,
190>。
このように、この実施例では、装置をリセット状態にす
ることなく、さらには、テストプログラムを読込むとい
った外部装置を用いることなく、スイッチ13によって
設定されたテストプログラムを実行させることができる
なお、この発明は上記実施例に限定されることはすく、
例えば割込み要求信号を他のモジュール機器から与えら
れるようにしてもよい。また、実行処理されるプログラ
ムは、テストプログラムに限ることはない。
[発明の効果] 以上説明したように、この発明によれば、実行処理しよ
うとするプログラムを予め設定しておき、設定したプロ
グラムを割込み処理によって実行処理するようにしたの
で、外部装置を用いることなく、かつこの発明の情報処
理装置を組み入れた装置を初期化することなしに任意の
プログラムを実行処理することができるようになる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る情報処理装置の構成
を示す図、第2図は第1図に示す装置の動作処理を示す
フローチャートである。 1・・・MPU 3・・・メモリ 5・・・割込み指令回路 7・・・DIPスイッチ 13・・・スイッチ 15・・・F/F回路

Claims (1)

  1. 【特許請求の範囲】 実行処理しようとする複数のプログラムを格納する格納
    手段と、 割込み処理を指令する指令手段と、 前記格納手段に格納された複数のプログラムの中から前
    記指令手段で指令された割込み処理によつて実行処理し
    ようとするプログラムを設定する設定手段と、 前記指令手段で指令された割込み処理によって前記設定
    手段で設定されたプログラムを前記格納手段から読出し
    て実行処理する実行処理手段と、を有することを特徴と
    する情報処理装置。
JP63227475A 1988-09-13 1988-09-13 情報処理装置 Pending JPH0276036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63227475A JPH0276036A (ja) 1988-09-13 1988-09-13 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63227475A JPH0276036A (ja) 1988-09-13 1988-09-13 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0276036A true JPH0276036A (ja) 1990-03-15

Family

ID=16861462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63227475A Pending JPH0276036A (ja) 1988-09-13 1988-09-13 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0276036A (ja)

Similar Documents

Publication Publication Date Title
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
EP0055553A2 (en) Information processor with initial programme loading
JPH02156334A (ja) 情報処理装置
US6184904B1 (en) Central processing unit for a process control system
JPH0420496B2 (ja)
JPH0276036A (ja) 情報処理装置
JPS6351301B2 (ja)
JP3254949B2 (ja) 半導体検査装置
KR920001103B1 (ko) 전자교환기용 소프트웨어 시뮬레이션방법
JPS59123933A (ja) アドレス比較方式
JPS5918722B2 (ja) プロセス制御装置
JP2596355B2 (ja) マイクロコンピュータ
JPH0410654B2 (ja)
JPS5878233A (ja) マイクロプログラム制御装置
JPS6238746B2 (ja)
JPH04330532A (ja) プログラマブルコントローラ
JPH0193835A (ja) マイクロプログラム制御装置
JPH02115947A (ja) 情報処理装置
JPS6232512B2 (ja)
JPH0628328A (ja) マルチプロセサの自己診断方式
JPH0895610A (ja) プログラマブルコントローラ
JPS61163445A (ja) コンピユ−タの開発支援システム
JPS59106054A (ja) 情報処理システム
JPS5839338B2 (ja) 保守パネル制御方式
JPS5822455A (ja) デ−タ処理装置