JPH02118600A - 音声合成ｌｓｉ - Google Patents
音声合成ｌｓｉInfo
- Publication number
- JPH02118600A JPH02118600A JP63272214A JP27221488A JPH02118600A JP H02118600 A JPH02118600 A JP H02118600A JP 63272214 A JP63272214 A JP 63272214A JP 27221488 A JP27221488 A JP 27221488A JP H02118600 A JPH02118600 A JP H02118600A
- Authority
- JP
- Japan
- Prior art keywords
- code
- address
- encoded data
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000003786 synthesis reaction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリに格納されたＡＤＰＣＭまたはＰＣＭ
符号化データを外部からの単位音声指定コードに対応し
て出力する音声合成ＬＳＩに関する。
符号化データを外部からの単位音声指定コードに対応し
て出力する音声合成ＬＳＩに関する。
従来、この種の音声合成ＬＳＩは、予めメモリに格納さ
れているＡＤＰＣＭまたはＰＣＭ符号化データを、外部
から入力される単位音声指定コードに対応して復号化す
る復号器と、復号化された符号をアナログ信号に変換す
るＤ−Ａ変換器と、復号動作開始後、符号則コードを解
釈して復号器の復号モードを切替えて復号処理を行い終
了コードを検知した時点で復号処理を終了するのみの復
号制御回路とを有し、スタック・レジスタ、スタフ・ポ
インタなどは備えていなかった。
れているＡＤＰＣＭまたはＰＣＭ符号化データを、外部
から入力される単位音声指定コードに対応して復号化す
る復号器と、復号化された符号をアナログ信号に変換す
るＤ−Ａ変換器と、復号動作開始後、符号則コードを解
釈して復号器の復号モードを切替えて復号処理を行い終
了コードを検知した時点で復号処理を終了するのみの復
号制御回路とを有し、スタック・レジスタ、スタフ・ポ
インタなどは備えていなかった。
上述した従来の音声合成ＬＳＩの復号制御回路は、外部
から単位音声指定コードが入力されると、それに応じた
符号化データ先頭部の符号則コードを解釈した後、復号
器の復号モードを切替え、１単位音声の出力終了までは
復号モードは切り替えられない。
から単位音声指定コードが入力されると、それに応じた
符号化データ先頭部の符号則コードを解釈した後、復号
器の復号モードを切替え、１単位音声の出力終了までは
復号モードは切り替えられない。
そのため警告音と音とを組み合せて、１つの単位音声と
するような用途では、その符号則をＡＤＰＣＭまたはＰ
ＣＭいずれかに統一しなければならない。これをＰＣＭ
符号則とすると、合成音質は優れているものの単位合成
時間あたりの符号化データ量が極めて多くなり、長時間
の合成音が得られないという欠点があり、また、ＡＤＰ
ＣＭ符号則とすると、符号化データ量はＰＣＭ符号化よ
り格段に減少するものの、警告音などの正弦波を基本と
した音声部の音質が悪化するという欠点がある。さらに
、従来の音声構成ＬＳＩは、スタック・レジスタ、スタ
ック・ポインタを有していないため、複数の単位音声指
定コードにおいて同一の符号化データを兼用する場合に
も、それぞれの単位音声指定コードの示すメモリ領域内
に独立して符号化データを配置するか、もしぐはその兼
用する符号化データを独立した単位音声指定コードに割
り付けるかのいずれかの手段しかなく、前者はデータ量
が増加し、後者は、外部のホストシステムの処理が複雑
化するという欠点があった。
するような用途では、その符号則をＡＤＰＣＭまたはＰ
ＣＭいずれかに統一しなければならない。これをＰＣＭ
符号則とすると、合成音質は優れているものの単位合成
時間あたりの符号化データ量が極めて多くなり、長時間
の合成音が得られないという欠点があり、また、ＡＤＰ
ＣＭ符号則とすると、符号化データ量はＰＣＭ符号化よ
り格段に減少するものの、警告音などの正弦波を基本と
した音声部の音質が悪化するという欠点がある。さらに
、従来の音声構成ＬＳＩは、スタック・レジスタ、スタ
ック・ポインタを有していないため、複数の単位音声指
定コードにおいて同一の符号化データを兼用する場合に
も、それぞれの単位音声指定コードの示すメモリ領域内
に独立して符号化データを配置するか、もしぐはその兼
用する符号化データを独立した単位音声指定コードに割
り付けるかのいずれかの手段しかなく、前者はデータ量
が増加し、後者は、外部のホストシステムの処理が複雑
化するという欠点があった。
本発明の目的は、これらの欠点を除き、復号制御回路に
符号則コード、分岐コード、リターン・コード符号化デ
ータの識別処理機能を設けることにより、１つの単位音
声指定コードに異る符号則データを含むことが出来、ま
た複数の単位音声指定コードによって１つの符号化デー
タを兼用でき、データ量を軽減すると共に、システムの
処理を単純化した音声合成ＬＳＩを゛提供することにあ
る。
符号則コード、分岐コード、リターン・コード符号化デ
ータの識別処理機能を設けることにより、１つの単位音
声指定コードに異る符号則データを含むことが出来、ま
た複数の単位音声指定コードによって１つの符号化デー
タを兼用でき、データ量を軽減すると共に、システムの
処理を単純化した音声合成ＬＳＩを゛提供することにあ
る。
本発明の音声合成ＬＳＩの構成は、各単位音声符号化デ
ータと共に、これらを単位音声データの先頭にＰＣＭま
たはＡＤＰＣＭの符号則を示す符号則コードと、最後に
終了を示す終了コードとを含む単位音声指定コードを入
力し、前記符号化データを転送制御し、前記符号則コー
ドから復号モードを検出し、前記終了コードによって復
号処理を終了させる復号制御回路と、前記単位音声指定
コードの符号化データからアドレスを指定するアドレス
レジスタと、このアドレスレジスタのアドレスの指示に
より予め格納されたＰＣＭまたはＡＤＰＣＭの符号化デ
ータを順次読出すメモリと、このメモリからの符号化デ
ータを前記復号モードの指示に従って復号化する復号器
と、この復号器からの復号化されたデータをアナログ信
号に変換するＤ−Ａ変換器とを備え、前記復号制御回路
は、復号処理中には常時前記符号則コードの検出を行い
、一単位音声中に異った符号則コードを検出した時に、
その符号則コードに切替えてその符号化データを復号出
力することを特徴とする。
ータと共に、これらを単位音声データの先頭にＰＣＭま
たはＡＤＰＣＭの符号則を示す符号則コードと、最後に
終了を示す終了コードとを含む単位音声指定コードを入
力し、前記符号化データを転送制御し、前記符号則コー
ドから復号モードを検出し、前記終了コードによって復
号処理を終了させる復号制御回路と、前記単位音声指定
コードの符号化データからアドレスを指定するアドレス
レジスタと、このアドレスレジスタのアドレスの指示に
より予め格納されたＰＣＭまたはＡＤＰＣＭの符号化デ
ータを順次読出すメモリと、このメモリからの符号化デ
ータを前記復号モードの指示に従って復号化する復号器
と、この復号器からの復号化されたデータをアナログ信
号に変換するＤ−Ａ変換器とを備え、前記復号制御回路
は、復号処理中には常時前記符号則コードの検出を行い
、一単位音声中に異った符号則コードを検出した時に、
その符号則コードに切替えてその符号化データを復号出
力することを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である９本実施
例は、復号制御回路５．復号器６．Ｄ−Ａ変換器７．メ
モリ１３．アドレスレジスタ１５、スタックレジスタ１
６およびスタックポインタ１７から構成される０本実施
例において、復号制御回路５は単位音声指定コード入力
端子２から単位音声指定コードライト・パルス入力端子
３に印加されるパルスに同期して入力される単位音声指
定コードによって動作を開始する。この復号制御回路５
は、メモリ１３に格納されている単位音声指定コードに
対応する符号化データを順次読み込み、そのデータが符
号則コード、分岐コード、リターンコード終了コードあ
るいは符号化データのいずれであるかを常に監視する。
例は、復号制御回路５．復号器６．Ｄ−Ａ変換器７．メ
モリ１３．アドレスレジスタ１５、スタックレジスタ１
６およびスタックポインタ１７から構成される０本実施
例において、復号制御回路５は単位音声指定コード入力
端子２から単位音声指定コードライト・パルス入力端子
３に印加されるパルスに同期して入力される単位音声指
定コードによって動作を開始する。この復号制御回路５
は、メモリ１３に格納されている単位音声指定コードに
対応する符号化データを順次読み込み、そのデータが符
号則コード、分岐コード、リターンコード終了コードあ
るいは符号化データのいずれであるかを常に監視する。
符号化データの格納されているメモリ１３のアドレスは
、アドレスレジスタ１５によって指定される。スタック
ポインタ１７はスタックレジスタ１６のアドレスを指定
し、符号化データの分岐処理を行う場合に復号制御回路
５によって制御される。また、復号器６は、メモリ１３
から入力される符号化データがＡＤＰＣＭ符号であれば
ＰＣＭ符号に復号し、ＰＣＭ符号であれば、それをその
ままＤ−Ａ変換器７に入力してアナログ信号に変換して
アナログ出力端子４より出力する。
、アドレスレジスタ１５によって指定される。スタック
ポインタ１７はスタックレジスタ１６のアドレスを指定
し、符号化データの分岐処理を行う場合に復号制御回路
５によって制御される。また、復号器６は、メモリ１３
から入力される符号化データがＡＤＰＣＭ符号であれば
ＰＣＭ符号に復号し、ＰＣＭ符号であれば、それをその
ままＤ−Ａ変換器７に入力してアナログ信号に変換して
アナログ出力端子４より出力する。
次に、復号制御回路５を中心とした動作を説明する。
外部から単位音声指定コードが入力端子２を介して入力
されると、復号制御回路５は、まずそれに該当するメモ
リアドレスをアドレスレジスタ１５に設定し、メモリ１
３のデータをメモリデータ出力バス１１を介して、メモ
リ・リードパルス１２の信号に同期して読み込む、最初
に、メモリ１３に読み込んだデータは、符号則コードで
あるので符号則の判定を行い、その結果によって、復号
器６の復号モードを復号化モード認定信号８によって設
定する。
されると、復号制御回路５は、まずそれに該当するメモ
リアドレスをアドレスレジスタ１５に設定し、メモリ１
３のデータをメモリデータ出力バス１１を介して、メモ
リ・リードパルス１２の信号に同期して読み込む、最初
に、メモリ１３に読み込んだデータは、符号則コードで
あるので符号則の判定を行い、その結果によって、復号
器６の復号モードを復号化モード認定信号８によって設
定する。
続いて、アドレス・レジスタ１５の内容をインクリメン
トしなからメモリ１３のデータを読み込み、そのデータ
が符号則コード、分岐コード、リターンコード、終了コ
ードあるいは符号化データのいずれであるかを監視しな
から次の処理を行う。
トしなからメモリ１３のデータを読み込み、そのデータ
が符号則コード、分岐コード、リターンコード、終了コ
ードあるいは符号化データのいずれであるかを監視しな
から次の処理を行う。
（１）符号化データの場合は、読み込んだデータをその
まま復号器入力バス９を、介して復号器ライトパルス１
０の信号に同期して復号器６に転送する。
まま復号器入力バス９を、介して復号器ライトパルス１
０の信号に同期して復号器６に転送する。
（２）符号則コードの場合は、復号器６の復号モードを
再設定する。
再設定する。
（３）スタック・ポインタ１７がゼロの場合、すなわち
分岐前あるいは分岐処理完了後にリターンコードが検出
された場合は、処理は何も行わない （４）分岐コードの場合は、アドレス・レジスタ１５の
内容に「１」を加算し、その結果をすなわち戻りアドレ
スデータをスタック・レジスタ１６に格納してスタック
・ポインタ１７をインクリメントする０分岐コードの示
すアドレス・データを、アドレスレジスタ１５に格納し
て前述の処理を続ける。
分岐前あるいは分岐処理完了後にリターンコードが検出
された場合は、処理は何も行わない （４）分岐コードの場合は、アドレス・レジスタ１５の
内容に「１」を加算し、その結果をすなわち戻りアドレ
スデータをスタック・レジスタ１６に格納してスタック
・ポインタ１７をインクリメントする０分岐コードの示
すアドレス・データを、アドレスレジスタ１５に格納し
て前述の処理を続ける。
（５）スタック・ポインタ１７がゼロ以外の場合、すな
わち分岐先においてリターン・コードを検出した場合は
、このスタック・ポインタ１７をインクリメントし、そ
の値で示されるスタック・レジスタ１６の内のアドレス
・データ、すなわち戻りアドレスデータをアドレス・レ
ジスタ１５に格納して前述の処理を続ける。
わち分岐先においてリターン・コードを検出した場合は
、このスタック・ポインタ１７をインクリメントし、そ
の値で示されるスタック・レジスタ１６の内のアドレス
・データ、すなわち戻りアドレスデータをアドレス・レ
ジスタ１５に格納して前述の処理を続ける。
第２図は本実施例による音声合成ＬＳＩの音声データを
格納するメモリにおけるデータ格納状態図を示す。図中
、２１は１単位音声の先頭にある符号則コードで、ここ
ではＰＣＭ符号則としである。２２，２４，２７．２９
はそれぞれに対応する符号則で符号化されている各音声
データ、２５はＰＣＭ符号則２１と同様の符号則コード
で、例ではＡＤＰＣＭ符号則としである。２３は分岐コ
ードで、本例では分岐先２６のＡ番地へ分岐するものと
しである。３０は終了コードで、この終了コード３０の
検出で１単位音声の合成出力を終了する。
格納するメモリにおけるデータ格納状態図を示す。図中
、２１は１単位音声の先頭にある符号則コードで、ここ
ではＰＣＭ符号則としである。２２，２４，２７．２９
はそれぞれに対応する符号則で符号化されている各音声
データ、２５はＰＣＭ符号則２１と同様の符号則コード
で、例ではＡＤＰＣＭ符号則としである。２３は分岐コ
ードで、本例では分岐先２６のＡ番地へ分岐するものと
しである。３０は終了コードで、この終了コード３０の
検出で１単位音声の合成出力を終了する。
次に、本実施例における音声合成出力順序にっいて説明
する。
する。
図中の１単位音声が単位音声指定コードによって指定さ
れると、復号器６は、音声データ２２をＰＣＭ符号則２
１に従って復号する。ここで分岐コード２３を検出する
と、復号器６は音声データ２７を復号する。この場合の
符号則はＡＤＰＣＭ符号則コード２５に従って行われる
。
れると、復号器６は、音声データ２２をＰＣＭ符号則２
１に従って復号する。ここで分岐コード２３を検出する
と、復号器６は音声データ２７を復号する。この場合の
符号則はＡＤＰＣＭ符号則コード２５に従って行われる
。
次に、リターンコード２８を検出した時、復号器６は音
声データ２４．２７をＡＤＰＣＭ符号則２５に従って復
号する。ここでは、次のリターンコード２８は無視し、
音声データ２９を符号則コード２５により復号し、終了
コード３０の検出で１単位音声の合成出力を終了する。
声データ２４．２７をＡＤＰＣＭ符号則２５に従って復
号する。ここでは、次のリターンコード２８は無視し、
音声データ２９を符号則コード２５により復号し、終了
コード３０の検出で１単位音声の合成出力を終了する。
すなわち、この例では１単位音声中で以下の順で音声を
出力でき、さらに符号則コードも変更できる。
出力でき、さらに符号則コードも変更できる。
以上説明したように本発明は、復号制御回路に符号則コ
ード、分岐コード、リターン・コード。
ード、分岐コード、リターン・コード。
符号化データの識別処理機能を設けたことにより、１つ
の単位音声コード中に異る符号則データを置くことがで
きる複数の単位音声指定コードによって１つの符号化デ
ータを兼用できるため、原音の性質に応じた適切な符号
則を採用できると共に、そのデータ量を減少でき、さら
に外部のホストシステムの処理を軽減できるという効果
がある。
の単位音声コード中に異る符号則データを置くことがで
きる複数の単位音声指定コードによって１つの符号化デ
ータを兼用できるため、原音の性質に応じた適切な符号
則を採用できると共に、そのデータ量を減少でき、さら
に外部のホストシステムの処理を軽減できるという効果
がある。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の音声データを格納するメモリのデータ格納状態図
である。 １・・・音声合成終了信号出力端子、２・・・単位音声
指定コード入力端子、３・・・単位音声指定コードライ
ト・パルス入力端子、４・・・アナログ出力端子、５・
・・復号制御回路、６・・・復号器、７・・・Ｄ／Ａ変
換器、８・・・復号化モード設定信号、９・・・復号器
入力バス、１０・・・復号器ライト・パルス、１１・・
・メモリ・データ出力バス、１２・・・メモリ・リード
・パルス、１３・・・メモリ、１４・・・メモリ・アド
レス信号、１５・・・アドレス・レジスタ、１６・・・
スタック・レジスタ、１７・・・スタック・ポインタ、
２１・・・ＰＣＭ符号則コード、２２，２４．２７．２
９・・・音声コード、２３・・・分岐コード、２５・・
・ＡＤＰＣＭ符号則コード、２６・・・分岐先番地、２
８・・・リターンコード。 代理人 弁理士 内 原 晋
施例の音声データを格納するメモリのデータ格納状態図
である。 １・・・音声合成終了信号出力端子、２・・・単位音声
指定コード入力端子、３・・・単位音声指定コードライ
ト・パルス入力端子、４・・・アナログ出力端子、５・
・・復号制御回路、６・・・復号器、７・・・Ｄ／Ａ変
換器、８・・・復号化モード設定信号、９・・・復号器
入力バス、１０・・・復号器ライト・パルス、１１・・
・メモリ・データ出力バス、１２・・・メモリ・リード
・パルス、１３・・・メモリ、１４・・・メモリ・アド
レス信号、１５・・・アドレス・レジスタ、１６・・・
スタック・レジスタ、１７・・・スタック・ポインタ、
２１・・・ＰＣＭ符号則コード、２２，２４．２７．２
９・・・音声コード、２３・・・分岐コード、２５・・
・ＡＤＰＣＭ符号則コード、２６・・・分岐先番地、２
８・・・リターンコード。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 １）各単位音声符号化データと共に、これらを単位音声
データの先頭にＰＣＭまたはＡＤＰＣＭの符号則を示す
符号則コードと、最後に終了を示す終了コードとを含む
単位音声指定コードを入力し、前記符号化データを転送
制御し、前記符号則コードから復号モードを検出し、前
記終了コードによって復号処理を終了させる復号制御回
路と、前記単位音声指定コードの符号化データからアド
レスを指定するアドレスレジスタと、 このアドレスレジスタのアドレスの指示により予め格納
されたＰＣＭまたはＡＤＰＣＭの符号化データを順次読
出すメモリと、 このメモリからの符号化データを前記復号モードの指示
に従って復号化する復号器と、 この復号器からの復号化されたデータをアナログ信号に
変換するＤ−Ａ変換器とを備え、前記復号制御回路は、
復号処理中には常時前記符号則コードの検出を行い、一
単位音声中に異った符号則コードを検出した時に、その
符号則コードに切替えてその符号化データを復号出力す
ることを特徴とする音声合成ＬＳＩ。 ２）復号制御回路が、単位音声符号化データとして分岐
アドレスコードおよびリターンコードを付加したものを
用い、その分岐アドレスコードを検知した時、このコー
ドの次の符号化データのアドレスが入力され複数のファ
ーストインラストアウト構造からなるスタックレジスタ
と、このスタックレジスタのアドレスを指定しこのスタ
ックレジスタにアドレス入力を行った時インクリメント
され、前記リターンコードを検知した時デクリメントさ
れるスタックポインタとを備え、前記分岐アドレスコー
ドの検知によりその分岐メモリアドレスに分岐して復号
化処理を行い、前記リターンコードの検知により分岐前
のメモリアドレスから継続して復号化処理を行うもので
ある請求項１記載の音声合成ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272214A JPH02118600A (ja) | 1988-10-27 | 1988-10-27 | 音声合成ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272214A JPH02118600A (ja) | 1988-10-27 | 1988-10-27 | 音声合成ｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02118600A true JPH02118600A (ja) | 1990-05-02 |
Family
ID=17510701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272214A Pending JPH02118600A (ja) | 1988-10-27 | 1988-10-27 | 音声合成ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118600A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7833078B2 (en) | 2002-02-01 | 2010-11-16 | Mega Brands International S.A.R.L., Luxembourg, Zug Branch | Construction kit |
-
1988
- 1988-10-27 JP JP63272214A patent/JPH02118600A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7833078B2 (en) | 2002-02-01 | 2010-11-16 | Mega Brands International S.A.R.L., Luxembourg, Zug Branch | Construction kit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10133871A (ja) | シグナルプロセッサ | |
| US5710914A (en) | Digital signal processing method and system implementing pipelined read and write operations | |
| JPS5849881B2 (ja) | デ−タシヨリソウチ | |
| JPH0869377A (ja) | コプロセッサを使用するための電子回路及び方法 | |
| JPS5950077B2 (ja) | 合成音声の途中停止制御方式 | |
| JPH02118600A (ja) | 音声合成ｌｓｉ | |
| JPH0454959B2 (ja) | ||
| EP0584766B1 (en) | Speech codec and a method of processing a speech signal with speech codec | |
| JPS61177496A (ja) | 音声合成モジユール装置 | |
| JPS6365498A (ja) | 音声合成装置 | |
| TW426848B (en) | Redundant form address decoder for memory system storing aligned data | |
| JPH01213700A (ja) | 音声合成ｌｓｉ | |
| JP2574384B2 (ja) | データストリーム発生器 | |
| JP2849804B2 (ja) | メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法 | |
| JPS60250436A (ja) | マイクロプログラム制御装置 | |
| JP3063433B2 (ja) | マイクロプロセッサ | |
| JP2601055B2 (ja) | マイクロプログラム・シーケンサ | |
| JPH03288228A (ja) | 情報処理装置 | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| JPS62266922A (ja) | イメ−ジ情報復号化装置 | |
| JPH0727396B2 (ja) | 音声合成装置 | |
| JPH05233516A (ja) | コマンド設定システム | |
| KR0167304B1 (ko) | 음원발생기 | |
| JPH04258084A (ja) | 符号則変換装置 | |
| JPH0262878B2 (ja) |