JP2574384B2 - データストリーム発生器 - Google Patents
データストリーム発生器Info
- Publication number
- JP2574384B2 JP2574384B2 JP63094816A JP9481688A JP2574384B2 JP 2574384 B2 JP2574384 B2 JP 2574384B2 JP 63094816 A JP63094816 A JP 63094816A JP 9481688 A JP9481688 A JP 9481688A JP 2574384 B2 JP2574384 B2 JP 2574384B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- stream
- end code
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、大量のデータをストリーム処理するシステ
ムにおいて、記憶装置との入出力を扱うデータストリー
ム発生器に関するものである。
ムにおいて、記憶装置との入出力を扱うデータストリー
ム発生器に関するものである。
従来の技術 従来、データストリームの終了は、データを読み込む
装置が指定されたアドレス空間の全てのデータを読み込
み終わった際、フラグを立てて、終了を示している。
装置が指定されたアドレス空間の全てのデータを読み込
み終わった際、フラグを立てて、終了を示している。
また別の方法として、既に終了コードと共に記憶装置
に記憶されているデータをストリームとして送ってい
る。
に記憶されているデータをストリームとして送ってい
る。
発明が解決しようとする課題 しかしながら、フラグを立てて終了を示す場合、スト
リームの最終のデータが、データストリーム発生装置の
データ発送部から発送されて、データストリーム発生装
置のデータ書き込み部に達するまで処理装置により様々
な処理が行われるため、処理装置が前記データを処理し
てから、この処理装置自身が、最終のデータを処理し終
わり、出力したというフラグを立てなければならない。
このため処理装置にこの動作を可能とするための回路を
備えている。ところが、処理装置自身は、ストリームの
終了を特に知る必要が無い場合も多く、前記回路を設け
ることは処理装置自身にとってはなんの役にも立たな
い。しかも、処理装置を何段にも接続して使用する場合
もあるが、その場合も前記回路をその各々に備えなけれ
ばならない。そのため装置が高価になってしまう問題点
がある。
リームの最終のデータが、データストリーム発生装置の
データ発送部から発送されて、データストリーム発生装
置のデータ書き込み部に達するまで処理装置により様々
な処理が行われるため、処理装置が前記データを処理し
てから、この処理装置自身が、最終のデータを処理し終
わり、出力したというフラグを立てなければならない。
このため処理装置にこの動作を可能とするための回路を
備えている。ところが、処理装置自身は、ストリームの
終了を特に知る必要が無い場合も多く、前記回路を設け
ることは処理装置自身にとってはなんの役にも立たな
い。しかも、処理装置を何段にも接続して使用する場合
もあるが、その場合も前記回路をその各々に備えなけれ
ばならない。そのため装置が高価になってしまう問題点
がある。
また、前記終了コードと共に記憶装置に記憶されてい
るデータをストリームとして流す場合は、ストリームと
して流す範囲が固定されてしまい、流す範囲が柔軟に変
化させることは難しい。
るデータをストリームとして流す場合は、ストリームと
して流す範囲が固定されてしまい、流す範囲が柔軟に変
化させることは難しい。
本発明は、以上のような従来装置の課題を解決するも
ので、記憶装置の任意の連続領域にあるデータをストリ
ームとして流せると共に、ストリームを受け取る処理装
置が、ストリームの終了を敢えて検知する必要が無い装
置を提供することを目的とする。
ので、記憶装置の任意の連続領域にあるデータをストリ
ームとして流せると共に、ストリームを受け取る処理装
置が、ストリームの終了を敢えて検知する必要が無い装
置を提供することを目的とする。
課題を解決するための手段 本発明は、任意の連続領域に終了コードを含まず記憶
されたデータを特定する当該連続領域の開始アドレスと
終了アドレスとを入力とし、前記開始アドレスから前記
終了アドレスまでのデータを前記連続領域から読み込
み、特定の終了コードを付加し、データストリームとし
て、入力データストリームを逐次処理する処理装置に発
送するデータ発送部と、前記処理装置によりデータと終
了コードとを区別することなく逐次処理された前記終了
コードを含むデータストリームを逐次入力し、指定され
た書き込み開始アドレスから前記終了コードが入力され
るまで逐次入力された前記データストリームのデータの
書き込みを行うデータ書き込み部を備えたデータストリ
ーム発生器により、上記目的を達成するものである。
されたデータを特定する当該連続領域の開始アドレスと
終了アドレスとを入力とし、前記開始アドレスから前記
終了アドレスまでのデータを前記連続領域から読み込
み、特定の終了コードを付加し、データストリームとし
て、入力データストリームを逐次処理する処理装置に発
送するデータ発送部と、前記処理装置によりデータと終
了コードとを区別することなく逐次処理された前記終了
コードを含むデータストリームを逐次入力し、指定され
た書き込み開始アドレスから前記終了コードが入力され
るまで逐次入力された前記データストリームのデータの
書き込みを行うデータ書き込み部を備えたデータストリ
ーム発生器により、上記目的を達成するものである。
作 用 本発明は、上記構成により、データ発送部が、送り込
むストリームの最後に終了コードを発生し、処理装置
は、その終了コードとして意識せず普通のデータとして
転送し、データ書き込み部にその終了コードが入力され
たときに、データ書き込み部はストリームが終了したと
認識して、記憶装置への書き込みを停止するようにした
ものである。
むストリームの最後に終了コードを発生し、処理装置
は、その終了コードとして意識せず普通のデータとして
転送し、データ書き込み部にその終了コードが入力され
たときに、データ書き込み部はストリームが終了したと
認識して、記憶装置への書き込みを停止するようにした
ものである。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第1図は、本発明の一実施例におけるデータストリー
ム発生器及びその周辺機器のブロック図である。
ム発生器及びその周辺機器のブロック図である。
第1図において、3はデータストリームを発生させる
データストリーム発生器であり、データを発送するデー
タ発送部30とデータを書き込むデータ書き込み部31を備
える。1はホストマシンでアドレス指定線50によりデー
タストリーム発生器3のデータ発送部30及びデータ書き
込み部31と接続されている。2はデータを記憶する記憶
装置であり、データバス51を介してアドレスデータ線52
によりデータ発送部30に接続され、またアドレスデータ
線53によりデータ書き込み部31に接続されている。デー
タ発送部30はストリーム出力線54を通じて処理装置4に
接続され、データ書き込み部31はストリーム入力線55を
通じて処理装置4に接続されている。40,41は処理装置
4中の入力バッファ、出力バッファである。56はホスト
マシン1に処理の終了を知らせる処理終了信号線であ
る。
データストリーム発生器であり、データを発送するデー
タ発送部30とデータを書き込むデータ書き込み部31を備
える。1はホストマシンでアドレス指定線50によりデー
タストリーム発生器3のデータ発送部30及びデータ書き
込み部31と接続されている。2はデータを記憶する記憶
装置であり、データバス51を介してアドレスデータ線52
によりデータ発送部30に接続され、またアドレスデータ
線53によりデータ書き込み部31に接続されている。デー
タ発送部30はストリーム出力線54を通じて処理装置4に
接続され、データ書き込み部31はストリーム入力線55を
通じて処理装置4に接続されている。40,41は処理装置
4中の入力バッファ、出力バッファである。56はホスト
マシン1に処理の終了を知らせる処理終了信号線であ
る。
第2図は、第1図におけるデータ発送部30の詳細な構
造を示すブロック図である。
造を示すブロック図である。
図において、アドレスカウンタ301は、読み込み開始
アドレスがホストマシン1からアドレス指定線50を通じ
て送り込まれるカウンタである。終了アドレス格納ラッ
チ302は、読み込み終了アドレスがホストマシン1から
アドレス指定線50を通じて送り込まれるラッチである。
終了コード格納ラッチ303は、読み込み終了コードがホ
ストマシン1からアドレス指定線50を通じて送り込まれ
るラッチである。304は、アドレスカウンタ301と終了ア
ドレス格納ラッチ302の値を比較し、その結果をデータ
セレクタ305に送る比較器である。データセレクタ305
は、その比較器304の結果に従い、記憶装置2からアド
レスデータ線52に通じて送られてくるデータと終了コー
ドの切り替えを行いストリーム出力線54から出力するセ
レクタである。
アドレスがホストマシン1からアドレス指定線50を通じ
て送り込まれるカウンタである。終了アドレス格納ラッ
チ302は、読み込み終了アドレスがホストマシン1から
アドレス指定線50を通じて送り込まれるラッチである。
終了コード格納ラッチ303は、読み込み終了コードがホ
ストマシン1からアドレス指定線50を通じて送り込まれ
るラッチである。304は、アドレスカウンタ301と終了ア
ドレス格納ラッチ302の値を比較し、その結果をデータ
セレクタ305に送る比較器である。データセレクタ305
は、その比較器304の結果に従い、記憶装置2からアド
レスデータ線52に通じて送られてくるデータと終了コー
ドの切り替えを行いストリーム出力線54から出力するセ
レクタである。
第3図は、第1図におけるデータ書き込み部31の詳細
な構造を示すブロック図である。
な構造を示すブロック図である。
同図において、アドレスカウンタ311には、ホストマ
シン1からアドレス指定線50を通じて書き込み開始アド
レスが送り込まれる。終了コード格納ラッチ312には、
ホストマシン1からアドレス指定線50を通じて終了コー
ドが送り込まれる。
シン1からアドレス指定線50を通じて書き込み開始アド
レスが送り込まれる。終了コード格納ラッチ312には、
ホストマシン1からアドレス指定線50を通じて終了コー
ドが送り込まれる。
313は、終了コード格納ラッチ312に格納されている終
了コードとストリーム入力線55から送られてくるストリ
ームデータを比較する比較器である。314は、ストリー
ム入力線55より入力されるデータを一時保持し、アドレ
スデータ線53を通じてそのデータを記憶装置2へ書き込
むラッチである。
了コードとストリーム入力線55から送られてくるストリ
ームデータを比較する比較器である。314は、ストリー
ム入力線55より入力されるデータを一時保持し、アドレ
スデータ線53を通じてそのデータを記憶装置2へ書き込
むラッチである。
アドレスカウンタ(311)の出力が、アドレス指定線
(50)に戻っているのは、ホストマシン(1)が書き込
みを終了したときのアドレスを知るためである。
(50)に戻っているのは、ホストマシン(1)が書き込
みを終了したときのアドレスを知るためである。
以上のような構成において、以下その動作を説明す
る。
る。
ホストマシン1により、アドレス指定線50を通じて、
データ発送部30のアドレスカウンタ301、終了アドレス
格納ラッチ302、終了コード格納ラッチ303に、それぞれ
読み込み開始アドレス、読み込み終了アドレス、終了コ
ードが入力される。またホストマシン1により、アドレ
ス指定線50を通じて、データ書き込み部31のアドレスカ
ウンタ311、終了コード格納ラッチ312に、それぞれ書き
込み開始アドレス、終了コードが入力される。ここで、
データ発送部30とデータ書き込み部31に入力する終了コ
ードは同一とする。
データ発送部30のアドレスカウンタ301、終了アドレス
格納ラッチ302、終了コード格納ラッチ303に、それぞれ
読み込み開始アドレス、読み込み終了アドレス、終了コ
ードが入力される。またホストマシン1により、アドレ
ス指定線50を通じて、データ書き込み部31のアドレスカ
ウンタ311、終了コード格納ラッチ312に、それぞれ書き
込み開始アドレス、終了コードが入力される。ここで、
データ発送部30とデータ書き込み部31に入力する終了コ
ードは同一とする。
以上のデータが全て入力されると、データ発送部30
は、読み込み開始アドレスをアドレスデータ線52を通じ
て記憶装置2へ送り、そのアドレスに存在するデータを
アドレスデータ線52に通じて読み込み、データセレクタ
305から、ストリーム出力線54を通じ、処理装置4へ出
力する。次に、アドレスカウンタ301をインクリメント
して、同様の動作を行う。以上の動作を繰り返すことに
より、データをストリームとして、処理装置4へ送り出
す。
は、読み込み開始アドレスをアドレスデータ線52を通じ
て記憶装置2へ送り、そのアドレスに存在するデータを
アドレスデータ線52に通じて読み込み、データセレクタ
305から、ストリーム出力線54を通じ、処理装置4へ出
力する。次に、アドレスカウンタ301をインクリメント
して、同様の動作を行う。以上の動作を繰り返すことに
より、データをストリームとして、処理装置4へ送り出
す。
このような動作が停止する場合が2つある。その一つ
は、処理装置4の入力バッファ40が一杯になった場合
で、この時は、アドレスカウンタ301をそのままにして
おき、データバス51を解放し、入力バッファ40に空きが
生じると、データバス51を再び獲得できると、アドレス
カウンタ301にインクリメントして、再び前述の動作を
繰り返す。
は、処理装置4の入力バッファ40が一杯になった場合
で、この時は、アドレスカウンタ301をそのままにして
おき、データバス51を解放し、入力バッファ40に空きが
生じると、データバス51を再び獲得できると、アドレス
カウンタ301にインクリメントして、再び前述の動作を
繰り返す。
他の一つは、比較器304が、アドレスカウンタ301と終
了アドレス格納ラッチ302の値の一致を検出した場合で
ある。この場合は、最後のデータとしてアドレスカウン
タ301の示すアドレスにあるデータをストリーム出力線5
4に出力してから、終了コード格納ラッチ303にある終了
コードをストリーム出力線54に出力し、データ発送部30
の処理を全て終了する。
了アドレス格納ラッチ302の値の一致を検出した場合で
ある。この場合は、最後のデータとしてアドレスカウン
タ301の示すアドレスにあるデータをストリーム出力線5
4に出力してから、終了コード格納ラッチ303にある終了
コードをストリーム出力線54に出力し、データ発送部30
の処理を全て終了する。
データ書き込み部31は、処理装置4の出力バッファ41
にデータが入力されると、データバス51の獲得にいき、
獲得できたならば、ラッチ314に出力バッファ41のデー
タを読み込み、アドレスカウンタ311が示すアドレスを
アドレスデータ線53を通じて記憶装置2に送り、そのア
ドレスに、ラッチ314にあるデータの内容を書き込む。
次に、アドレスカウンタ311をインクリメントして、同
様の動作を行う。以上の動作を繰り変えすことにより、
処理されたデータを記憶装置2へ次々書き込む。
にデータが入力されると、データバス51の獲得にいき、
獲得できたならば、ラッチ314に出力バッファ41のデー
タを読み込み、アドレスカウンタ311が示すアドレスを
アドレスデータ線53を通じて記憶装置2に送り、そのア
ドレスに、ラッチ314にあるデータの内容を書き込む。
次に、アドレスカウンタ311をインクリメントして、同
様の動作を行う。以上の動作を繰り変えすことにより、
処理されたデータを記憶装置2へ次々書き込む。
この動作が停止される場合が2つある。一つは、出力
バッファ41が空になったときで、この場合はアドレスカ
ウンタ311をそのままにして置き、データバス51を解放
し、出力バッファ41にデータが入力されると、再びデー
タバス51を獲得し、前述の動作を繰り返す。
バッファ41が空になったときで、この場合はアドレスカ
ウンタ311をそのままにして置き、データバス51を解放
し、出力バッファ41にデータが入力されると、再びデー
タバス51を獲得し、前述の動作を繰り返す。
他の一つは、比較器313が、終了コード格納ラッチ312
に格納されている終了コードとストリーム入力線55から
入力されてくるデータが一致した場合で、この時は、書
き込み動作を終了し、処理終了信号線56を通じてホスト
マシン1に、処理が終わったことを知らせる。ホストマ
シン1は、データ書き込み部31のアドレスカウンタ311
の値を読み、書き込みが終了したときのアドレスを知る
ことが出来る。
に格納されている終了コードとストリーム入力線55から
入力されてくるデータが一致した場合で、この時は、書
き込み動作を終了し、処理終了信号線56を通じてホスト
マシン1に、処理が終わったことを知らせる。ホストマ
シン1は、データ書き込み部31のアドレスカウンタ311
の値を読み、書き込みが終了したときのアドレスを知る
ことが出来る。
以上のように、本実施例においては、処理装置4は、
データストリームの終了を検知する必要がなくなるの
で、ハードウェアの構成がシンプルとなる。また同じ理
由により、データストリーム発生器3に新しいアドレス
を設定することにより、処理装置4をリセットすること
なく、そのまま、次のストリームを流し込むことが出来
る。
データストリームの終了を検知する必要がなくなるの
で、ハードウェアの構成がシンプルとなる。また同じ理
由により、データストリーム発生器3に新しいアドレス
を設定することにより、処理装置4をリセットすること
なく、そのまま、次のストリームを流し込むことが出来
る。
なお、終了コードは固定して、ロム(ROM)に入れて
おき、ホストマシン1からは送り込まないという構造に
してもよい。
おき、ホストマシン1からは送り込まないという構造に
してもよい。
発明の効果 以上述べたように、本発明にかかるデータストリーム
発生器は、終了コードをストリームの最後に流す機能を
もたせ、終了コードを検出することにより、ストリーム
の終了を検知するため、処理装置において終了コードを
意識する必要がなく、即ち、ストリームの終了を検知す
る手段を設けることなく、簡単にストリームの終了を検
出することができる。また、終了コードを、記憶装置中
に記憶されたデータ中に、予め入れておくこともないの
で、ストリームとして流す範囲が固定されることもな
く、流す範囲を柔軟に変化させることが可能である。
発生器は、終了コードをストリームの最後に流す機能を
もたせ、終了コードを検出することにより、ストリーム
の終了を検知するため、処理装置において終了コードを
意識する必要がなく、即ち、ストリームの終了を検知す
る手段を設けることなく、簡単にストリームの終了を検
出することができる。また、終了コードを、記憶装置中
に記憶されたデータ中に、予め入れておくこともないの
で、ストリームとして流す範囲が固定されることもな
く、流す範囲を柔軟に変化させることが可能である。
第1図は本発明の一実施例におけるデータストリーム発
生器を中心とするブロック図、第2図は同データストリ
ーム発生器のデータ発送部のブロック図、第3図は同デ
ータストリーム発生器のデータ書き込み部のブロック図
である。 1……ホストマシン、2……記憶装置、3……データス
トリーム発生器、30……データ発送部、31……データ書
き込み部、4……処理装置、40……入力バッファ、41…
…出力バッファ、50……アドレス指定線、51……データ
バス、52,53……アドレスデータ線、54……ストリーム
出力線、55……ストリーム入力線、56……処理終了信号
線、301……アドレスカウンタ、302……終了アドレス格
納ラッチ、303……終了コード格納ラッチ、304……比較
器、305……データセレクタ、311……アドレスカウン
タ、312……終了コード格納ラッチ、313……比較器、31
4……ラッチ。
生器を中心とするブロック図、第2図は同データストリ
ーム発生器のデータ発送部のブロック図、第3図は同デ
ータストリーム発生器のデータ書き込み部のブロック図
である。 1……ホストマシン、2……記憶装置、3……データス
トリーム発生器、30……データ発送部、31……データ書
き込み部、4……処理装置、40……入力バッファ、41…
…出力バッファ、50……アドレス指定線、51……データ
バス、52,53……アドレスデータ線、54……ストリーム
出力線、55……ストリーム入力線、56……処理終了信号
線、301……アドレスカウンタ、302……終了アドレス格
納ラッチ、303……終了コード格納ラッチ、304……比較
器、305……データセレクタ、311……アドレスカウン
タ、312……終了コード格納ラッチ、313……比較器、31
4……ラッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 謙一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭57−85135(JP,A)
Claims (1)
- 【請求項1】任意の連続領域に終了コードを含まず記憶
されたデータを特定する当該連続領域の開始アドレスと
終了アドレスとを入力とし、前記開始アドレスから前記
終了アドレスまでのデータを前記連続領域から読み込
み、特定の終了コードを付加し、データストリームとし
て、入力データストリームを逐次処理する処理装置に発
送するデータ発送部と、 前記処理装置によりデータと終了コードとを区別するこ
となく逐次処理された前記終了コードを含むデータスト
リームを逐次入力し、指定された書き込み開始アドレス
から前記終了コードが入力されるまで逐次入力された前
記データストリームのデータの書き込みを行うデータ書
き込み部を備えたことを特徴とするデータストリーム発
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094816A JP2574384B2 (ja) | 1988-04-18 | 1988-04-18 | データストリーム発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094816A JP2574384B2 (ja) | 1988-04-18 | 1988-04-18 | データストリーム発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265350A JPH01265350A (ja) | 1989-10-23 |
| JP2574384B2 true JP2574384B2 (ja) | 1997-01-22 |
Family
ID=14120581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094816A Expired - Lifetime JP2574384B2 (ja) | 1988-04-18 | 1988-04-18 | データストリーム発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574384B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785135A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | Data transfer system |
-
1988
- 1988-04-18 JP JP63094816A patent/JP2574384B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265350A (ja) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574384B2 (ja) | データストリーム発生器 | |
| JPS62164297A (ja) | 記憶装置の連想記憶アドレス方法とその回路 | |
| JPH0319974B2 (ja) | ||
| JPH07101460B2 (ja) | コード検出装置 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPH0567035A (ja) | Dma転送におけるデータアライメント方式 | |
| JP3264985B2 (ja) | ディスク制御装置 | |
| JPS6155135B2 (ja) | ||
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPS63249250A (ja) | 情報処理装置 | |
| JPH0476643A (ja) | 主記憶初期化制御方式 | |
| JPH03260749A (ja) | Dmaコントローラ | |
| JPS6243752A (ja) | 信号制御装置 | |
| JPH035620B2 (ja) | ||
| JPS6186859A (ja) | バス選択装置 | |
| JPS6074051A (ja) | デ−タ比較処理方式 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPH05122537A (ja) | 二次元符号化装置 | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| EP0385435A2 (en) | Digital signal processing apparatus and method | |
| JPS63174134A (ja) | 割込み制御装置 | |
| JPS5977505A (ja) | プロセス入出力装置 | |
| JPS62266627A (ja) | 命令実行停止装置 | |
| JPH0250498B2 (ja) |