JPH02118849A - 入出力装置のシミュレーション方式 - Google Patents
入出力装置のシミュレーション方式Info
- Publication number
- JPH02118849A JPH02118849A JP63272561A JP27256188A JPH02118849A JP H02118849 A JPH02118849 A JP H02118849A JP 63272561 A JP63272561 A JP 63272561A JP 27256188 A JP27256188 A JP 27256188A JP H02118849 A JPH02118849 A JP H02118849A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- simulation
- command
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、種別の異なる複数種の入出力装置をシミュレ
ーションする方式に関し、特にCP tJ等の論理装置
モデルを複数種の入出力装置との関連でシミュレーショ
ンして検証する際に好適な入出力装置のシミニレ−ジョ
ン方式に関する。
ーションする方式に関し、特にCP tJ等の論理装置
モデルを複数種の入出力装置との関連でシミュレーショ
ンして検証する際に好適な入出力装置のシミニレ−ジョ
ン方式に関する。
一般に、電子装置のシミュレーション方式としては、電
子装置の内部構成9機能等を詳細に記述した電子装置モ
デルを作成し、このモデルをシミュレーションすること
により行う方式が知られている。このようなモデルを使
用したシミュレーションは、CPU等の論理装置では広
く利用されている。しかし、電子装置のうちでもフロッ
ピィディスク装置等の入出力装置は機械的な動作を伴う
アナログ的な動作が多いために、そのモデルを作成する
ことは非常に困難である。この為、人出力’AX自体を
シミニレ−ジョンすることは、従来行われていない。
子装置の内部構成9機能等を詳細に記述した電子装置モ
デルを作成し、このモデルをシミュレーションすること
により行う方式が知られている。このようなモデルを使
用したシミュレーションは、CPU等の論理装置では広
く利用されている。しかし、電子装置のうちでもフロッ
ピィディスク装置等の入出力装置は機械的な動作を伴う
アナログ的な動作が多いために、そのモデルを作成する
ことは非常に困難である。この為、人出力’AX自体を
シミニレ−ジョンすることは、従来行われていない。
ところで、論理装置たとえばCPUの設計段階では、設
計されたCPUモデルをシミュレータによって論理シミ
ュレーションすることにより、論理の検証を行っている
。このような論理検証は、実際のシステムではCPUが
単体で使用されることが少ないので、それに接続される
フロッピィディスク装置等の入出力装置とインクフェイ
スを合わせ、入出力装置との関連でCPUモデルの論理
シミュレーションを行うことが望まれる。しかるに、前
述したように入出力装置自体のシミュレーションを行う
ことが困難であった為、入出力装置との関連部分に関す
る論理検証は、それを省略するか或いは実際の入出力装
置(実機)を用いて行うしか方法がなかった。
計されたCPUモデルをシミュレータによって論理シミ
ュレーションすることにより、論理の検証を行っている
。このような論理検証は、実際のシステムではCPUが
単体で使用されることが少ないので、それに接続される
フロッピィディスク装置等の入出力装置とインクフェイ
スを合わせ、入出力装置との関連でCPUモデルの論理
シミュレーションを行うことが望まれる。しかるに、前
述したように入出力装置自体のシミュレーションを行う
ことが困難であった為、入出力装置との関連部分に関す
る論理検証は、それを省略するか或いは実際の入出力装
置(実機)を用いて行うしか方法がなかった。
本発明はこのような事情に鑑みて為されたものであり、
その目的は、CPU等の論理装置モデルを複数種の入出
力装置との関連でシミュレーションして検証するのに通
した入出力装置のシミュレーション方式を提供すること
にある。
その目的は、CPU等の論理装置モデルを複数種の入出
力装置との関連でシミュレーションして検証するのに通
した入出力装置のシミュレーション方式を提供すること
にある。
本発明の入出力装置のシミニレ−シラン方式は、上記の
目的を達成するために、入出力命令のシミュレーション
に必要な各入出力装置の構成情報および擬像入出力デー
タを記憶する入出力装置情報格納手段と、外部より入力
された入出力命令を、この入出力命令の対象となる入出
力装置にかかる前記入出力装置情報格納手段中の構成情
報および擬似人出力データに基づき、入出力動作時の遅
延時間を考慮してシミュレーションし、前記遅延時間で
定まる時間経過後に外部に応答を出力する入出力装置シ
ミュレーション手段とを有する。
目的を達成するために、入出力命令のシミュレーション
に必要な各入出力装置の構成情報および擬像入出力デー
タを記憶する入出力装置情報格納手段と、外部より入力
された入出力命令を、この入出力命令の対象となる入出
力装置にかかる前記入出力装置情報格納手段中の構成情
報および擬似人出力データに基づき、入出力動作時の遅
延時間を考慮してシミュレーションし、前記遅延時間で
定まる時間経過後に外部に応答を出力する入出力装置シ
ミュレーション手段とを有する。
本発明の入出力装置のシミニレ−ジョン方式においては
、入出力装置情報格納手段が、複数の入出力装置の入出
力命令のシミュレーションに必要な構成情報および擬像
入出力データを記憶し、外部より入出力命令が与えられ
ると、入出力装置シミュレーション手段が、その入出力
命令の対象となる入出力装置にかかる構成情報および擬
像入出力データに基づき、入出力動作時の遅延時間を考
慮して入出力命令をシミュレーションし、前記遅延時間
で定まる時間経過後に外部に応答を出力する。
、入出力装置情報格納手段が、複数の入出力装置の入出
力命令のシミュレーションに必要な構成情報および擬像
入出力データを記憶し、外部より入出力命令が与えられ
ると、入出力装置シミュレーション手段が、その入出力
命令の対象となる入出力装置にかかる構成情報および擬
像入出力データに基づき、入出力動作時の遅延時間を考
慮して入出力命令をシミュレーションし、前記遅延時間
で定まる時間経過後に外部に応答を出力する。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図に本発明の入出力装置のシミュレーション方式の
一実施例の構成を、第2図に入出力装置との関連を含め
てCPUモデルの論理シミュレーションを行うシステム
の一例を示す、第2図において、5はシミュレータであ
り、CPUモデル記述格納装置6.入出力装置情報格納
装置7および外部入出力装置8に接続され、内部に入出
力装置シミュレーション部1.CPUモデルシミュレー
ション部2.メモリ部3および入出力処理部4を有する
。このシミュレータ5は、CPUモデルシミュレーショ
ン部2においてCPLIモデル記述格納装置6に格納さ
れた記述で規定されるCPUモデルを論理シミニレ−ジ
ョンし、入出力装置シミュレーション部lにおいて入出
力装置情報格納装置7に格納された入出力装置情報に基
づいてCPUモデルから発行される複数種の入出力装置
に対する入出力命令をシミュレーションし、CPUモデ
ルを複数の入出力装置との関連で論理検証して入出力処
理部4を介してシミュレーション結果等を外部に出力す
る機能を有する。
一実施例の構成を、第2図に入出力装置との関連を含め
てCPUモデルの論理シミュレーションを行うシステム
の一例を示す、第2図において、5はシミュレータであ
り、CPUモデル記述格納装置6.入出力装置情報格納
装置7および外部入出力装置8に接続され、内部に入出
力装置シミュレーション部1.CPUモデルシミュレー
ション部2.メモリ部3および入出力処理部4を有する
。このシミュレータ5は、CPUモデルシミュレーショ
ン部2においてCPLIモデル記述格納装置6に格納さ
れた記述で規定されるCPUモデルを論理シミニレ−ジ
ョンし、入出力装置シミュレーション部lにおいて入出
力装置情報格納装置7に格納された入出力装置情報に基
づいてCPUモデルから発行される複数種の入出力装置
に対する入出力命令をシミュレーションし、CPUモデ
ルを複数の入出力装置との関連で論理検証して入出力処
理部4を介してシミュレーション結果等を外部に出力す
る機能を有する。
第3図を参照すると、入出力装置情報格納装置7には、
シミニレ−ジョンすべき入出力装置毎の入出力装置情報
70−1.70−2.・・・が格納されている。各入出
力装置情報70−1等は、性能情報S、入出力命令対動
作内容対応テーブルTおよび擬似入出力データDを含む
、性能情報Sと入出力命令対動作内容対応テーブルTと
で当該入出力装置の構成情報が構成される。性能情報S
は、例えばフロッピィディスク装置を例にすれば、シー
ク時間1回転待ち時間、データ転送速度等の如き情報で
ある。入出力命令対動作内容対応テーブルTは、CPU
モデルから発行される各入出力命令がどのような動作を
指示する命令であるかを対応付けると共に事象報告のフ
ォーマント等を格納するテーブルである。擬似入出力デ
ータDは、CPUモデルから出力要求されたときに1疑
似的に当該入出力装置から出力するデータ、CPUモデ
ルから人力要求されたときに擬似的に当該入出力袋Iか
らCPUモデルに与えるデータである。
シミニレ−ジョンすべき入出力装置毎の入出力装置情報
70−1.70−2.・・・が格納されている。各入出
力装置情報70−1等は、性能情報S、入出力命令対動
作内容対応テーブルTおよび擬似入出力データDを含む
、性能情報Sと入出力命令対動作内容対応テーブルTと
で当該入出力装置の構成情報が構成される。性能情報S
は、例えばフロッピィディスク装置を例にすれば、シー
ク時間1回転待ち時間、データ転送速度等の如き情報で
ある。入出力命令対動作内容対応テーブルTは、CPU
モデルから発行される各入出力命令がどのような動作を
指示する命令であるかを対応付けると共に事象報告のフ
ォーマント等を格納するテーブルである。擬似入出力デ
ータDは、CPUモデルから出力要求されたときに1疑
似的に当該入出力装置から出力するデータ、CPUモデ
ルから人力要求されたときに擬似的に当該入出力袋Iか
らCPUモデルに与えるデータである。
第1図を参照すると、第2図の入出力装置シミュレーシ
ョン部1は、ロード手段100.入出力装置構成情報格
納手段101.シミュレーション対象入出力装置判定手
段102.シミュレーション対象入出力命令列入力手段
1031人出力命令列格納手段104.入出力命令取り
出し手段105、命令解釈手段106.入力処理関連シ
ミュレーション手段107.出力処理関連シミュレーシ
ョン手段1082人出力命令列処理終了判定手段109
、時間計算手段110および事象報告手段111から構
成されている。各手段は各々次のような機能を有する。
ョン部1は、ロード手段100.入出力装置構成情報格
納手段101.シミュレーション対象入出力装置判定手
段102.シミュレーション対象入出力命令列入力手段
1031人出力命令列格納手段104.入出力命令取り
出し手段105、命令解釈手段106.入力処理関連シ
ミュレーション手段107.出力処理関連シミュレーシ
ョン手段1082人出力命令列処理終了判定手段109
、時間計算手段110および事象報告手段111から構
成されている。各手段は各々次のような機能を有する。
・ロード手段100
第2図のシミュレータ5の起動時に、入出力装置情報格
納装置7から入出力装置情報をロードし、入出力装置情
報に含まれる構成情1(性能情報Sおよび入出力命令対
動作内容対応テーブルT)は入出力装置構成情報格納手
段101に格納し、入出力装置情報に含まれる擬似人出
力データDはメモリ部3に格納する機能。
納装置7から入出力装置情報をロードし、入出力装置情
報に含まれる構成情1(性能情報Sおよび入出力命令対
動作内容対応テーブルT)は入出力装置構成情報格納手
段101に格納し、入出力装置情報に含まれる擬似人出
力データDはメモリ部3に格納する機能。
・入出力装置構成情報格納手段101
0−ド手段100でロードされた各入出力装置対応の性
能情i1sおよび入出力命令対動作内容対応テーブルT
を保持する機能。
能情i1sおよび入出力命令対動作内容対応テーブルT
を保持する機能。
・シミュレーション対象入出力装置判定手段10第2図
のCPUモデルシミュレーシッン部2からの入出力命令
発行時、その入出力命令に基づいてシミュレーション対
象とする入出力装置を判定し、命令解釈手段106.入
力処理関連シミニレ−シリン手段107.出力処理関連
シミュレーション手段108および事象報告手段111
に、現にシミュレーション対象となっている入出力装置
を通知する機能、なお、命令解釈手段106等はこの通
知された入出力装置に対応する構成情報を入出力装置構
成情報格納手段101から参照することにより所定の動
作を行うものである。
のCPUモデルシミュレーシッン部2からの入出力命令
発行時、その入出力命令に基づいてシミュレーション対
象とする入出力装置を判定し、命令解釈手段106.入
力処理関連シミニレ−シリン手段107.出力処理関連
シミュレーション手段108および事象報告手段111
に、現にシミュレーション対象となっている入出力装置
を通知する機能、なお、命令解釈手段106等はこの通
知された入出力装置に対応する構成情報を入出力装置構
成情報格納手段101から参照することにより所定の動
作を行うものである。
・シミュレーション対象入出力命令列入力手段1第2図
のCPUモデルシミエレーシッン部2から発行された入
出力命令列を入力する機能。
のCPUモデルシミエレーシッン部2から発行された入
出力命令列を入力する機能。
・入出力命令列格納手段104
シミュレーション対象入出力命令列入力手段103で入
力された入出力命令列を保持する機能。
力された入出力命令列を保持する機能。
・入出力命令取り出し手段105
入出力命令列格納手段104から1つずつ入出力命令を
取り出す機能。
取り出す機能。
・命令解釈手段106
入出力命令取り出し手段105で取り出された入出力命
令を、入出力装置構成情報格納手段101中の現シミュ
レーション対象入出力装置対応の入出力命令対動作内容
対応テーブルTを参照することにより、人力関連の命令
と出力関連の命令とに切り分ける機能。
令を、入出力装置構成情報格納手段101中の現シミュ
レーション対象入出力装置対応の入出力命令対動作内容
対応テーブルTを参照することにより、人力関連の命令
と出力関連の命令とに切り分ける機能。
・入力処理関連シミュレーション手段107命令解釈手
段106から渡された入力関連の命令を、入出力装置構
成情報格納手段101中の現シミュレーション対象入出
力装置対応の性能情報Sおよび入出力命令対動作内容対
応テーブルTを参照しながら、入力動作時の遅延時間を
考慮してシミュレーションし、必要に応じてメモリ部3
中の擬像入出力データを操作する機能、なお、シミュレ
ーション時に得た遅延時間情報は時間計算手段110に
通知し、処理ステータスは事象報告手段111に通知す
る。
段106から渡された入力関連の命令を、入出力装置構
成情報格納手段101中の現シミュレーション対象入出
力装置対応の性能情報Sおよび入出力命令対動作内容対
応テーブルTを参照しながら、入力動作時の遅延時間を
考慮してシミュレーションし、必要に応じてメモリ部3
中の擬像入出力データを操作する機能、なお、シミュレ
ーション時に得た遅延時間情報は時間計算手段110に
通知し、処理ステータスは事象報告手段111に通知す
る。
・出力処理関連シミニレ−シラン手段10B命令解釈手
段106から渡された出力関連の命令を、入出力装置構
成情報格納手段101中の現シミュレーション対象入出
力装置対応の性能情報Sおよび入出力命令対動作内容対
応テーブルTを参照しながら、出力動作時の遅延時間を
考慮してシミュレーションし、必要に応じてメモリ部3
中の擬似人出力データを操作する機能、なお、シミュレ
ーション時に得た遅延時間情報は時間計算手段110に
通知し、処理ステータスは事象報告手段111に通知す
る。
段106から渡された出力関連の命令を、入出力装置構
成情報格納手段101中の現シミュレーション対象入出
力装置対応の性能情報Sおよび入出力命令対動作内容対
応テーブルTを参照しながら、出力動作時の遅延時間を
考慮してシミュレーションし、必要に応じてメモリ部3
中の擬似人出力データを操作する機能、なお、シミュレ
ーション時に得た遅延時間情報は時間計算手段110に
通知し、処理ステータスは事象報告手段111に通知す
る。
・入出力命令列処理終了判定手段109人力処理関連シ
ミュレーション手段107または出力処理関連シミュレ
ーション手段108で1つの命令が処理されることによ
り、入出力命令列格納手段104に未処理の入出力命令
が残っているか否かを判定し、残っていれば入出力命令
取り出し手段105に次の入出力命令の取り出しを指示
し、残っていなければ時間計算手段110を起動する機
能。
ミュレーション手段107または出力処理関連シミュレ
ーション手段108で1つの命令が処理されることによ
り、入出力命令列格納手段104に未処理の入出力命令
が残っているか否かを判定し、残っていれば入出力命令
取り出し手段105に次の入出力命令の取り出しを指示
し、残っていなければ時間計算手段110を起動する機
能。
・時間計算手段110
人力処理関連シミュレーション手段107および出力処
理関連シミニレ−23ン手段108から通知される遅延
時間情報に基づいて、第2図のCPUモデルシミュレー
シ目ン部2が発行した入出力命令列に対する事象報告を
出力すべき時刻を求め、その時刻を事象報告手段111
に通知する機能。
理関連シミニレ−23ン手段108から通知される遅延
時間情報に基づいて、第2図のCPUモデルシミュレー
シ目ン部2が発行した入出力命令列に対する事象報告を
出力すべき時刻を求め、その時刻を事象報告手段111
に通知する機能。
・事象報告手段111
人力処理関連シミニレ−95フ手段107および出力処
理関連シミュレーション手段108から通知される処理
ステータスに基づいてCPUモデルシミエレーシッン部
2に出力する事象報告を作成し、時間計算手段11Oか
ら通知された時刻にCPUモデルシミュレーション部2
に出力する機能。なお、事象報告のフォーマントは、入
出力装置構成情報格納手段101の該当す石入出力命令
対動作内容対応テーブルT中の事象報告フォーマットに
従って作成される。
理関連シミュレーション手段108から通知される処理
ステータスに基づいてCPUモデルシミエレーシッン部
2に出力する事象報告を作成し、時間計算手段11Oか
ら通知された時刻にCPUモデルシミュレーション部2
に出力する機能。なお、事象報告のフォーマントは、入
出力装置構成情報格納手段101の該当す石入出力命令
対動作内容対応テーブルT中の事象報告フォーマットに
従って作成される。
次に、第2図のシミユレータ5が第4図に示すようなシ
ステムをシミュレーション対象システムとし、そのシス
テムにおけるCPU21を第2図のCPUモデルシミュ
レーション部2が論理シミニレ−ジョンし、第4図のフ
ロッピィディスク装置22.端末制御装置23.その他
の入出力装置24.25から構成される人出力装!群を
第2図の入出力装置シミュレーション部1がシミニレ−
ジョンする場合を想定し、入出力装置シミュレーション
部1の動作を以下説明する。なお、状況としては、(1
)CPU21がフロッピィディスク装置22に対し5E
EK命令とREAD命令を発行した場合と、(2)端末
制御装置23にWRITE命令とREAD命令を発行し
た場合を考える。
ステムをシミュレーション対象システムとし、そのシス
テムにおけるCPU21を第2図のCPUモデルシミュ
レーション部2が論理シミニレ−ジョンし、第4図のフ
ロッピィディスク装置22.端末制御装置23.その他
の入出力装置24.25から構成される人出力装!群を
第2図の入出力装置シミュレーション部1がシミニレ−
ジョンする場合を想定し、入出力装置シミュレーション
部1の動作を以下説明する。なお、状況としては、(1
)CPU21がフロッピィディスク装置22に対し5E
EK命令とREAD命令を発行した場合と、(2)端末
制御装置23にWRITE命令とREAD命令を発行し
た場合を考える。
(1)CPU21がフロッピィディスク装置22に対し
5EEK命令とREAD命令を発行した場合 このようなシミュレーション時には、入出力装置情報格
納装置7には、フロッピィディスク装置22に対してC
PU21から発行される入出力命令のシミュレーション
に必要な性能情報S、入出力命令対動作内容対応テーブ
ルTおよび擬似入出力データDが格納されており、シミ
ユレータ5の起動時に、性能情報Sおよび入出力命令対
動作内容対応テーブルTが入出力装置構成情報格納手段
101に格納され、擬似人出力データDがメモリ部3に
格納されている。第1図のメモリ部3中に図示した領域
30はフロンビイディスク装置22のシミュレーション
時に使用される領域を示し、その中に所定の情報を所定
の順序で記憶した擬似ディスク領域300があり、この
中に擬似入出力データDが格納されている。また、領域
Xは5EEK動作の指定位置を格納する領域、領域Yは
RE八り命令で指定された領域である。
5EEK命令とREAD命令を発行した場合 このようなシミュレーション時には、入出力装置情報格
納装置7には、フロッピィディスク装置22に対してC
PU21から発行される入出力命令のシミュレーション
に必要な性能情報S、入出力命令対動作内容対応テーブ
ルTおよび擬似入出力データDが格納されており、シミ
ユレータ5の起動時に、性能情報Sおよび入出力命令対
動作内容対応テーブルTが入出力装置構成情報格納手段
101に格納され、擬似人出力データDがメモリ部3に
格納されている。第1図のメモリ部3中に図示した領域
30はフロンビイディスク装置22のシミュレーション
時に使用される領域を示し、その中に所定の情報を所定
の順序で記憶した擬似ディスク領域300があり、この
中に擬似入出力データDが格納されている。また、領域
Xは5EEK動作の指定位置を格納する領域、領域Yは
RE八り命令で指定された領域である。
CPU2 iをシミニレ−ジョンする第2図のCPUモ
デルシミュレーション部2から、入出力命令の発行光装
置としてフロッピィディスク装置22が指定されると、
第1図のシミニレ−ジョン対象入出力装置判定手段10
2はシミュレーション対象がフロッピィディスク装W2
2であることを識別し、命令解釈手段106等に現シミ
ュレーション対象入出力装置がフロッピィディスク装置
22であることを通知する。
デルシミュレーション部2から、入出力命令の発行光装
置としてフロッピィディスク装置22が指定されると、
第1図のシミニレ−ジョン対象入出力装置判定手段10
2はシミュレーション対象がフロッピィディスク装W2
2であることを識別し、命令解釈手段106等に現シミ
ュレーション対象入出力装置がフロッピィディスク装置
22であることを通知する。
次に、CPUモデルシミュレーション部2から5EEK
命令、RE八り命令がその順で出力されると、シミュレ
ーション対象入出力命令列人力手段103がそれらを入
力して入出力命令列格納手段104に格納する。
命令、RE八り命令がその順で出力されると、シミュレ
ーション対象入出力命令列人力手段103がそれらを入
力して入出力命令列格納手段104に格納する。
次に、入出力命令取り出し手段105は入出力命令列格
納手段104から5EEK命令を取り出して命令解釈手
段106に渡す。
納手段104から5EEK命令を取り出して命令解釈手
段106に渡す。
命令解釈手段106は、入出力装置構成情報格納手段1
01中のフロッピィディスク装置22に対応する入出力
命令対動作内容対応テーブルTを参照することにより、
入出力命令取り出し手段l05から渡された命令が5E
EK命令であることを判別し、それを出力処理関連シミ
ュレーション手段10Bに通知する。
01中のフロッピィディスク装置22に対応する入出力
命令対動作内容対応テーブルTを参照することにより、
入出力命令取り出し手段l05から渡された命令が5E
EK命令であることを判別し、それを出力処理関連シミ
ュレーション手段10Bに通知する。
出力処理関連シミュレーション手段108は、5EEK
命令を入力すると、フロッピィディスク装置22対応の
入出力命令対動作内容対応テーブルTを参照することに
より5EEK命令にかかるシミュレーションを実行する
。即ち、5EEK命令がどのような動作内容に対応する
かを入出力命令対動作内容対応テーブルTで判断するこ
とによりその5EEK命令中の諸情報から5EEK動作
の指定位置を得る0次に5EEK動作の為の遅延時間を
フロッピィディスク装置22対応の性能情報S中のシー
ク時間情報等に基づいて計算する。
命令を入力すると、フロッピィディスク装置22対応の
入出力命令対動作内容対応テーブルTを参照することに
より5EEK命令にかかるシミュレーションを実行する
。即ち、5EEK命令がどのような動作内容に対応する
かを入出力命令対動作内容対応テーブルTで判断するこ
とによりその5EEK命令中の諸情報から5EEK動作
の指定位置を得る0次に5EEK動作の為の遅延時間を
フロッピィディスク装置22対応の性能情報S中のシー
ク時間情報等に基づいて計算する。
そして、上記の5EEK動作の指定位置をメモリ部3中
の領域Xに上記計算した遅延時間後に書き込む為に内部
タイマを起動した後、上記遅延時間情報を時間計算手段
110に通知して処理を一旦終了し、制御を入出力命令
列処理終了判定手段109に渡す。
の領域Xに上記計算した遅延時間後に書き込む為に内部
タイマを起動した後、上記遅延時間情報を時間計算手段
110に通知して処理を一旦終了し、制御を入出力命令
列処理終了判定手段109に渡す。
入出力命令列処理終了判定手段109は、入出力命令列
格納手段104中に未処理の入出力命令が残っているか
否かを調べ、REAb命−令が残っているので、入出力
命令取り出し手段105を起動する。入出力命令取り出
し手段105はこれに応答してREAD命令を取り出し
て命令解釈手段106に通知し、命令解釈手段106は
これを解釈することにより、READ命令を入力処理関
連シミュレーション手段107に渡す。
格納手段104中に未処理の入出力命令が残っているか
否かを調べ、REAb命−令が残っているので、入出力
命令取り出し手段105を起動する。入出力命令取り出
し手段105はこれに応答してREAD命令を取り出し
て命令解釈手段106に通知し、命令解釈手段106は
これを解釈することにより、READ命令を入力処理関
連シミュレーション手段107に渡す。
入力処理関連シミュレーシッン手段107は、RE八り
命令を入力すると、フロッピィディスク装置22対応の
性能情報Sおよび入出力命令対動作内容対応テーブルT
を参照することによりREAD命苓にかかるシミュレー
ションを実行する。
命令を入力すると、フロッピィディスク装置22対応の
性能情報Sおよび入出力命令対動作内容対応テーブルT
を参照することによりREAD命苓にかかるシミュレー
ションを実行する。
即ち、READ命令がどのような動作内容に対応するか
を入出力命令対動作内容対応テーブルTで判断し、RE
AD動作にかかるデータ読み込みの為の遅延時間をフロ
ッピィディスク装置22対応の性能情報S中のデータ転
送速度情報等に基づいて計算する。そして、その遅延時
間経過後に、領域Xに格納した5EEK動作の指定位置
で指示される擬似ディスク領域300の場所からデータ
を読み込む為に内部タイマを起動し、上記遅延時間情報
を時間計算手段110に通知して一旦処理を終了し、制
御を入出力命令列処理終了判定手段109に渡す。
を入出力命令対動作内容対応テーブルTで判断し、RE
AD動作にかかるデータ読み込みの為の遅延時間をフロ
ッピィディスク装置22対応の性能情報S中のデータ転
送速度情報等に基づいて計算する。そして、その遅延時
間経過後に、領域Xに格納した5EEK動作の指定位置
で指示される擬似ディスク領域300の場所からデータ
を読み込む為に内部タイマを起動し、上記遅延時間情報
を時間計算手段110に通知して一旦処理を終了し、制
御を入出力命令列処理終了判定手段109に渡す。
入出力命令列処理終了判定手段109は、再び入出力命
令列格納手段104に未処理の入出力命令が残っている
か否かを調べるが、この場合は残っていないので、時間
計算手段110に時間の計算を指示する。
令列格納手段104に未処理の入出力命令が残っている
か否かを調べるが、この場合は残っていないので、時間
計算手段110に時間の計算を指示する。
時間計算手段110は、入力処理関連シミュレーション
手段107および出力処理関連シミュレーション手段1
0Bから入力された各遅延時間情報に基づき、シミュレ
ーションにかかった時間を集計して事象報告手段111
が事象報告すべき時刻を求め、それを事象報告手段11
1に対し通知する。
手段107および出力処理関連シミュレーション手段1
0Bから入力された各遅延時間情報に基づき、シミュレ
ーションにかかった時間を集計して事象報告手段111
が事象報告すべき時刻を求め、それを事象報告手段11
1に対し通知する。
一方、5EEK命令にかかる遅延時間が経過すると、入
力処理関連シミュレーション手段107は上記で待ち合
わせていた5EEK命令にかかる動作すなわち5EEK
動作の指定位置をデータ保存領域Xに格納する動作を行
い、その結果を示すステータスを事情報告手段111に
通知する。また、READ命令にかかる遅延時間が経過
すると、出力処理関連シミュレーション手段108は上
記で待ち合わせていたREAD命令にかかる動作すなわ
ちデータ保存領域Xの5EEK指定位置に対応する擬似
ディスク領域300中のデータを領域Yに書き込む動作
を行い、その結果を示すステータスを事情報告手段11
1に通知する。
力処理関連シミュレーション手段107は上記で待ち合
わせていた5EEK命令にかかる動作すなわち5EEK
動作の指定位置をデータ保存領域Xに格納する動作を行
い、その結果を示すステータスを事情報告手段111に
通知する。また、READ命令にかかる遅延時間が経過
すると、出力処理関連シミュレーション手段108は上
記で待ち合わせていたREAD命令にかかる動作すなわ
ちデータ保存領域Xの5EEK指定位置に対応する擬似
ディスク領域300中のデータを領域Yに書き込む動作
を行い、その結果を示すステータスを事情報告手段11
1に通知する。
事象報告手段111は、入力処理関連シミュレーシッン
手段107および出力処理関連シミュレーション手段1
08から、これらのステータスを受けると、それらのス
テータスに従い、時間計算手段110から通知された時
刻に第2図のCPUモデルシミュレーション部2に対し
て事象報告を行う。
手段107および出力処理関連シミュレーション手段1
08から、これらのステータスを受けると、それらのス
テータスに従い、時間計算手段110から通知された時
刻に第2図のCPUモデルシミュレーション部2に対し
て事象報告を行う。
以上のような動作が入出力装置シミュレーシッン部lで
行われることにより、CPUモデルシミュレーション部
2はあたかも実際のフロッピィディスク装置22に対し
5EEK命令とRE A、 D命令を発行した場合と同
様の応答を受けることが可能となり、それに関連する部
分の論理検証が可能となる。
行われることにより、CPUモデルシミュレーション部
2はあたかも実際のフロッピィディスク装置22に対し
5EEK命令とRE A、 D命令を発行した場合と同
様の応答を受けることが可能となり、それに関連する部
分の論理検証が可能となる。
(2)CPU21が端末制御装置23に対しWRITE
命令とREAD命令を発行した場合このようなシミニレ
−ジョン時には、入出力装置情報格納装置7には、端末
制御装置23に対してCPU21から発行される入出力
命令のシミニレ−ジョンに必要な性能情報S、入出力命
令対動作内容対応テーブルTおよび擬似入出力データD
が格納されており、シミユレータ5の起動時に、性能情
報Sおよび入出力命令対動作内容対応テーブルTが入出
力装置構成情報格納手段101に格納され、擬似入出力
データDがメモリ部3に格納されている。第1図のメモ
リ部3中に図示した領域31は端末制御装置22のシミ
ュレーション時に使用される領域を示し、その中に所定
の情報を所定の順序で記憶した出力メツセージ310お
よびキーボード擬似入力データ311が格納されている
。また、領域ZはREAD命令で指定されたデータ保存
領域である。
命令とREAD命令を発行した場合このようなシミニレ
−ジョン時には、入出力装置情報格納装置7には、端末
制御装置23に対してCPU21から発行される入出力
命令のシミニレ−ジョンに必要な性能情報S、入出力命
令対動作内容対応テーブルTおよび擬似入出力データD
が格納されており、シミユレータ5の起動時に、性能情
報Sおよび入出力命令対動作内容対応テーブルTが入出
力装置構成情報格納手段101に格納され、擬似入出力
データDがメモリ部3に格納されている。第1図のメモ
リ部3中に図示した領域31は端末制御装置22のシミ
ュレーション時に使用される領域を示し、その中に所定
の情報を所定の順序で記憶した出力メツセージ310お
よびキーボード擬似入力データ311が格納されている
。また、領域ZはREAD命令で指定されたデータ保存
領域である。
CPU21をシミニレ−ジョンする第2図のCPUモデ
ルシミュレーション部2から、入出力命令の全行先装置
として端末制御装置23が指定されると、第1図のシミ
ュレーション対象入出力装置判定手段102はシミュレ
ーション対象が端末制御装置23であることを判定し、
命令解釈手段106等にその旨を通知する。
ルシミュレーション部2から、入出力命令の全行先装置
として端末制御装置23が指定されると、第1図のシミ
ュレーション対象入出力装置判定手段102はシミュレ
ーション対象が端末制御装置23であることを判定し、
命令解釈手段106等にその旨を通知する。
次に、CPUモデルシミュレーシッン部2からWRIT
E命令、READ命令がその順で出力されると、シミュ
レーション対象入出力命令列入力手段103がそれらを
入力して入出力命令列格納手段104に格納する。
E命令、READ命令がその順で出力されると、シミュ
レーション対象入出力命令列入力手段103がそれらを
入力して入出力命令列格納手段104に格納する。
次に、入出力命令取り出し手段105は入出力命令列格
納手段104からWRITE命令を取り出して命令解釈
手段106に渡す。
納手段104からWRITE命令を取り出して命令解釈
手段106に渡す。
命令解釈手段106は、入出力装置構成情報格納手段1
01中の端末制御装置23に対応する入出力命令対動作
内容対応テーブルTを参照することにより、入出力命令
取り出し手段105から渡された命令がWRITE命令
であることを判別し、それを出力処理関連シミニレ−シ
ラン手段108に通知する。
01中の端末制御装置23に対応する入出力命令対動作
内容対応テーブルTを参照することにより、入出力命令
取り出し手段105から渡された命令がWRITE命令
であることを判別し、それを出力処理関連シミニレ−シ
ラン手段108に通知する。
出力処理関連シミュレーション手段108は、WRIT
E命令を入力すると、端末制御装置23対応の入出力命
令対動作内容対応テーブルTを参照することによりWR
ITE命令にかかるシミュレーションを実行する。即ち
、WRITE命令がどのような動作内容に対応するかを
人出力命令対動作内容対応テーブルTで判断することに
より、メモリ部3の領域31に格納された出力メツセー
ジ310を所定の端末に表示すべきことを解析する。そ
して、出力メッセージ量、端末制御装置23にかかる性
能情報Sたとえばデータ転送1表示達度等に基づいて当
該WRITE!、命令にかかる遅延時間を計算し、この
遅延時間情報を時間計算手段110に通知すると共に、
その遅延時間後に出力メソセージを端末(たとえば第2
図の外部入出力装置8が代用される)に出力する為に内
部タイマを起動した後、処理を一旦終了し、制御を入出
力命令列処理終了判定手段109に渡す。
E命令を入力すると、端末制御装置23対応の入出力命
令対動作内容対応テーブルTを参照することによりWR
ITE命令にかかるシミュレーションを実行する。即ち
、WRITE命令がどのような動作内容に対応するかを
人出力命令対動作内容対応テーブルTで判断することに
より、メモリ部3の領域31に格納された出力メツセー
ジ310を所定の端末に表示すべきことを解析する。そ
して、出力メッセージ量、端末制御装置23にかかる性
能情報Sたとえばデータ転送1表示達度等に基づいて当
該WRITE!、命令にかかる遅延時間を計算し、この
遅延時間情報を時間計算手段110に通知すると共に、
その遅延時間後に出力メソセージを端末(たとえば第2
図の外部入出力装置8が代用される)に出力する為に内
部タイマを起動した後、処理を一旦終了し、制御を入出
力命令列処理終了判定手段109に渡す。
入出力命令列処理終了判定手段109は、入出力命令列
格納手段104中に未処理の入出力命令が残っているか
否かを調べ、READ命令が残っているので、入出力命
令取り出し手段105を起動する。入出力命令取り出し
手段105はこれに応答してREAD命令を取り出して
命令解釈手段106に通知し、命令解釈手段106はこ
れを解釈することにより、READ命令を入力処理関連
シミニレ−91ン手段107に渡す。
格納手段104中に未処理の入出力命令が残っているか
否かを調べ、READ命令が残っているので、入出力命
令取り出し手段105を起動する。入出力命令取り出し
手段105はこれに応答してREAD命令を取り出して
命令解釈手段106に通知し、命令解釈手段106はこ
れを解釈することにより、READ命令を入力処理関連
シミニレ−91ン手段107に渡す。
入力処理関連シミニレ−ジョン手段107は、READ
命令を入力すると、端末制御装置23対応の入出力命令
対動作内容対応テーブルTを参照することによりREA
D命令にかかるシミュレーションを実行する。即ち、R
EAD命令がどのような動作内容に対応するかを入出力
命令対動作内容対応テーブルTで判断し、READ動作
にかかるデータ読み込みの為の遅延時間を端末制御装置
23対応の性能情報S中の所定の情報に基づいて計算す
る。そして、その遅延時間経過後に、領域31のキーボ
ード擬像入カデータ311のうちの所定のデータをデー
タ保存領域Zに格納する為に内部タイマを起動し、上記
遅延時間情報を時間計算手段110に通知して一旦処理
を終了し、制御を入出力命令列処理終了判定手段109
に渡す。
命令を入力すると、端末制御装置23対応の入出力命令
対動作内容対応テーブルTを参照することによりREA
D命令にかかるシミュレーションを実行する。即ち、R
EAD命令がどのような動作内容に対応するかを入出力
命令対動作内容対応テーブルTで判断し、READ動作
にかかるデータ読み込みの為の遅延時間を端末制御装置
23対応の性能情報S中の所定の情報に基づいて計算す
る。そして、その遅延時間経過後に、領域31のキーボ
ード擬像入カデータ311のうちの所定のデータをデー
タ保存領域Zに格納する為に内部タイマを起動し、上記
遅延時間情報を時間計算手段110に通知して一旦処理
を終了し、制御を入出力命令列処理終了判定手段109
に渡す。
入出力命令列処理終了判定手段109は、再び入出力命
令列格納手段104に未処理の入出力命令が残っている
か否かを調べるが1、二の場合は残っていないので、時
間計算手段110に時間の計算を指示する。
令列格納手段104に未処理の入出力命令が残っている
か否かを調べるが1、二の場合は残っていないので、時
間計算手段110に時間の計算を指示する。
時間計算手段110は、入力処理関連シミュレーション
手段107および出力処理関連シミュレーション手段1
08から入力された各遅延時間情報に基づき、シミュレ
ーションにかかった時間を集計して事象報告手段111
が事象報告すべき時刻を求め、それを事象報告手段11
1に対し通知する。
手段107および出力処理関連シミュレーション手段1
08から入力された各遅延時間情報に基づき、シミュレ
ーションにかかった時間を集計して事象報告手段111
が事象報告すべき時刻を求め、それを事象報告手段11
1に対し通知する。
一方、WRI TE命令にかかる遅延時間が経過すると
、出力処理関連シミュレーション手段108は上記で待
ち合わせていたWRITE命令にかかる動作すなわち出
力メツセージを端末に表示する動作を行い、その結果を
示すステータスを事情報告手段111に通知する。また
、READ命令にかかる遅延時間が経過すると、入力処
理関連シミニレ−ジョン手段107は上記で待ち合わせ
ていたREAD命令にかかる動作すなわちデータ保存?
iI域Zにキーボード擬像入カデータを書き込む動作を
行い、その結果を示すステータスを事情報告手段111
に通知する。
、出力処理関連シミュレーション手段108は上記で待
ち合わせていたWRITE命令にかかる動作すなわち出
力メツセージを端末に表示する動作を行い、その結果を
示すステータスを事情報告手段111に通知する。また
、READ命令にかかる遅延時間が経過すると、入力処
理関連シミニレ−ジョン手段107は上記で待ち合わせ
ていたREAD命令にかかる動作すなわちデータ保存?
iI域Zにキーボード擬像入カデータを書き込む動作を
行い、その結果を示すステータスを事情報告手段111
に通知する。
事象報告手段111は、人力処理関連シミュレーション
手段107および出力処理関連シミュレーション手段1
08から、これらのステータスを受けると、それらのス
テータスに従い、時間計算手段110から通知された時
刻に第2図のCPUモデルシミュレーション部2に対し
て事象報告を行う。
手段107および出力処理関連シミュレーション手段1
08から、これらのステータスを受けると、それらのス
テータスに従い、時間計算手段110から通知された時
刻に第2図のCPUモデルシミュレーション部2に対し
て事象報告を行う。
以上のような動作が入出力装置シミュレーション部1で
行われることにより、CPUモデルシミュレーション部
2はあたかも実際の端末制御装置23に対しWRITE
命令とREAD命令を発行した場合と同様の応答を受け
ることが可能となり、それに関連する部分の論理検証が
可能となる。
行われることにより、CPUモデルシミュレーション部
2はあたかも実際の端末制御装置23に対しWRITE
命令とREAD命令を発行した場合と同様の応答を受け
ることが可能となり、それに関連する部分の論理検証が
可能となる。
以上、フロッピィディスク装置22.端末制御装置23
のシミュレーション時における動作例を説明したが、他
の種類の入出力装置に対する入出力命令も同様にしてシ
ミュレーションされる。
のシミュレーション時における動作例を説明したが、他
の種類の入出力装置に対する入出力命令も同様にしてシ
ミュレーションされる。
以上説明したように、本発明の入出力装置のシミュレー
ション方式によれば、外部から与えられる入出力命令に
対する応答を実機と同様の機械的な動作に起因する遅延
時間を考慮して外部に返すことができるので、本発明を
使用することにより、CPUモデルを入出力装置との関
連を含めてシミニレ−ジョンすることが可能となる。ま
た、CPUモデルのシミュレーションに必要としない入
出力装置自体の内部動作はシミュレーションしないので
、モデル記述等によって入出力装置自体の内部動作を規
定する必要がなく、実現も極めて容易となる。更に、入
出力装置情報格納手段に複数種の入出力装置の入出力命
令のシミュレーションに必要な構成情報および擬似人出
力データを格納しておくことで複数種の入出力装置のシ
ミュレーションが可能であり、且つ記憶情報を変更する
ことによりシミニレ−ジョン対象の入出力装置も変更す
ることができる。
ション方式によれば、外部から与えられる入出力命令に
対する応答を実機と同様の機械的な動作に起因する遅延
時間を考慮して外部に返すことができるので、本発明を
使用することにより、CPUモデルを入出力装置との関
連を含めてシミニレ−ジョンすることが可能となる。ま
た、CPUモデルのシミュレーションに必要としない入
出力装置自体の内部動作はシミュレーションしないので
、モデル記述等によって入出力装置自体の内部動作を規
定する必要がなく、実現も極めて容易となる。更に、入
出力装置情報格納手段に複数種の入出力装置の入出力命
令のシミュレーションに必要な構成情報および擬似人出
力データを格納しておくことで複数種の入出力装置のシ
ミュレーションが可能であり、且つ記憶情報を変更する
ことによりシミニレ−ジョン対象の入出力装置も変更す
ることができる。
第1図は本発明の入出力装置のシミュレーション方式の
一実施例の構成図、 第2図は入出力装置との関連を含めてCPUモデルをシ
ミュレーションするシステムの一例を示す図、 第3図は入出力装置情報格納装置7の内容例を示す図お
よび、 第4図は第2図のシミュレータがシミュレーションする
対象システムの一例を示す図である。 図において、 !・・・入出力装置シミュレーション部2・・・CPU
モデルシミュレーション部3・・・メモリ部 7・・・入出力装置情報格納装置
一実施例の構成図、 第2図は入出力装置との関連を含めてCPUモデルをシ
ミュレーションするシステムの一例を示す図、 第3図は入出力装置情報格納装置7の内容例を示す図お
よび、 第4図は第2図のシミュレータがシミュレーションする
対象システムの一例を示す図である。 図において、 !・・・入出力装置シミュレーション部2・・・CPU
モデルシミュレーション部3・・・メモリ部 7・・・入出力装置情報格納装置
Claims (1)
- 【特許請求の範囲】 入出力命令のシミュレーションに必要な各入出力装置の
構成情報および擬似入出力データを記憶する入出力装置
情報格納手段と、 外部より入力された入出力命令を、該入出力命令の対象
となる入出力装置にかかる前記入出力装置情報格納手段
中の構成情報および擬似入出力データに基づき、入出力
動作時の遅延時間を考慮してシミュレーションし、前記
遅延時間で定まる時間経過後に外部に応答を出力する入
出力装置シミュレーション手段とを有することを特徴と
する入出力装置のシミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272561A JPH02118849A (ja) | 1988-10-28 | 1988-10-28 | 入出力装置のシミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272561A JPH02118849A (ja) | 1988-10-28 | 1988-10-28 | 入出力装置のシミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02118849A true JPH02118849A (ja) | 1990-05-07 |
Family
ID=17515623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272561A Pending JPH02118849A (ja) | 1988-10-28 | 1988-10-28 | 入出力装置のシミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118849A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522452A (ja) * | 2004-02-03 | 2007-08-09 | ドラッグ タグ ピーティーワイ リミテッド | ダイナモメータ用車両固定機構 |
| JP2010224795A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Semiconductor Ltd | 試験装置および試験方法 |
| WO2011125280A1 (ja) * | 2010-04-08 | 2011-10-13 | 株式会社ベイビッグ | デバッグ支援装置、デバッグ支援方法及びデバッグ支援プログラム |
-
1988
- 1988-10-28 JP JP63272561A patent/JPH02118849A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007522452A (ja) * | 2004-02-03 | 2007-08-09 | ドラッグ タグ ピーティーワイ リミテッド | ダイナモメータ用車両固定機構 |
| JP2010224795A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Semiconductor Ltd | 試験装置および試験方法 |
| WO2011125280A1 (ja) * | 2010-04-08 | 2011-10-13 | 株式会社ベイビッグ | デバッグ支援装置、デバッグ支援方法及びデバッグ支援プログラム |
| JP2011221772A (ja) * | 2010-04-08 | 2011-11-04 | Baybig Co Ltd | デバッグ支援装置、デバッグ支援方法及びデバッグ支援プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10232826A5 (ja) | ||
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| US8140314B2 (en) | Optimal bus operation performance in a logic simulation environment | |
| CN116362184A (zh) | 一种针对深度学习加速核的集成电路仿真框架 | |
| CN109669802A (zh) | 一种用于edac验证的可配置存储器验证系统 | |
| JPH05158740A (ja) | 計算機性能評価装置 | |
| JPS62224808A (ja) | 数値制御装置 | |
| JP2533489B2 (ja) | シミユレ−シヨン方式 | |
| JP2579996B2 (ja) | 炉心状態予測装置 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JP2576379B2 (ja) | 論理シミュレーション装置 | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH01243136A (ja) | 論理シミュレーション方式 | |
| JPH02178725A (ja) | 印字制御装置 | |
| JP2663491B2 (ja) | Ncプログラムの自動分割方法 | |
| JPH0216622A (ja) | 外部記憶装置シュミレータ | |
| JPH07141407A (ja) | 論理シミュレータ及び論理シミュレーション方法 | |
| JPH02138606A (ja) | プログラマブルコントローラ | |
| JPH021578A (ja) | 試験項目生成装置 | |
| JPS63138436A (ja) | Crt制御プログラムテスト方法 | |
| JPH0561934A (ja) | 論理シミユレーシヨン方式 | |
| JPS5840618A (ja) | プロセス入出力制御方式 | |
| JPS61239345A (ja) | I/oシミユレ−タ | |
| JPH01274238A (ja) | Romプログラム開発装置 | |
| JPS594735B2 (ja) | チヤネルセイギヨホウシキ |