JPH02119260A - 集積回路用平行平板ｍｉｍキャパシタ - Google Patents
集積回路用平行平板ｍｉｍキャパシタInfo
- Publication number
- JPH02119260A JPH02119260A JP63273845A JP27384588A JPH02119260A JP H02119260 A JPH02119260 A JP H02119260A JP 63273845 A JP63273845 A JP 63273845A JP 27384588 A JP27384588 A JP 27384588A JP H02119260 A JPH02119260 A JP H02119260A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- metal film
- film
- parallel plate
- production process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積回路装置に関するものであり、より詳
しくは、絶縁体膜を挟んで両側に複数の導体金属膜を有
する集積回路用平行平板ＭＩＭ（Ｍｅｔａｌ−１ｎｓｕ
ｌａｔｏｒ−Ｍｅｔａｌ）キャパシタに関するものであ
る。
しくは、絶縁体膜を挟んで両側に複数の導体金属膜を有
する集積回路用平行平板ＭＩＭ（Ｍｅｔａｌ−１ｎｓｕ
ｌａｔｏｒ−Ｍｅｔａｌ）キャパシタに関するものであ
る。
第４図は従来のこの種の平行平板ＭＩＭキャパシタの一
例を示す上面図である。この図において、１は半導体金
属、サファイヤ、セラミック等の基板、２ ａ−２ｂは
導体金属膜、３は絶縁体膜である。
例を示す上面図である。この図において、１は半導体金
属、サファイヤ、セラミック等の基板、２ ａ−２ｂは
導体金属膜、３は絶縁体膜である。
従来の平行平板ＭＩＭキャパシタでは、絶縁体膜３によ
って絶縁された導体金属膜２ａ＊２ｂに電圧を印加して
電位差を与えることにより、平行平板キャパシタとして
の動作を行わせていた。
って絶縁された導体金属膜２ａ＊２ｂに電圧を印加して
電位差を与えることにより、平行平板キャパシタとして
の動作を行わせていた。
上記のような従来の平行平板ＭＩＭキャパシタにおいて
は、特にサファイヤ、セラミック等の高抵抗基板上にこ
れをイ’ｌｉ ｔＡする場合、その製造ブロセス中に行
う各種処理のために導体金属膜に静電気がたまり、金属
膜間の電界が限界を越え、ＭＩＭキャパシタが破損する
ことが多いという問題があった。
は、特にサファイヤ、セラミック等の高抵抗基板上にこ
れをイ’ｌｉ ｔＡする場合、その製造ブロセス中に行
う各種処理のために導体金属膜に静電気がたまり、金属
膜間の電界が限界を越え、ＭＩＭキャパシタが破損する
ことが多いという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、製造プロセス中に生じる静電気のために破損
するということなく、高い歩留りで製品が得られる集積
回路用平行平板ＭＩＭキャパシタを得ることを目的とす
る。
たもので、製造プロセス中に生じる静電気のために破損
するということなく、高い歩留りで製品が得られる集積
回路用平行平板ＭＩＭキャパシタを得ることを目的とす
る。
この発明に係る集積回路用平行平板ＭＩＭキャパシタは
、 ｌ）製造プロセスの最終段階において切断可能な接地導
体線路を、上層金属膜と下層金属膜にそれぞれ設けるか
、 ２）通常の絶縁体膜に代えて、例えば比抵抗が１０６Ω
ａｍ程度と、若干リーキーな、即ち若干導電性のある絶
縁体膜を設けるか、あるいは３）上層金属膜と下層金属
膜の間に例えばＷＳｉ等の高抵抗線路を設けたものであ
る。
、 ｌ）製造プロセスの最終段階において切断可能な接地導
体線路を、上層金属膜と下層金属膜にそれぞれ設けるか
、 ２）通常の絶縁体膜に代えて、例えば比抵抗が１０６Ω
ａｍ程度と、若干リーキーな、即ち若干導電性のある絶
縁体膜を設けるか、あるいは３）上層金属膜と下層金属
膜の間に例えばＷＳｉ等の高抵抗線路を設けたものであ
る。
この発明においては、
１）製造プロセスの最終段階において切断可能な接地導
体線路を、上層金属膜と下層金属膜にそれぞれ設けたか
ら、製造プロセス中に静電気が上層金属膜と下層金属膜
にたまることを防ぐことができ、 ２）若干リーキーな絶縁体膜を設けたから、製造プロセ
ス中に上層金属膜及び下層金属膜にたまる静電気を徐々
に逃すことができ、 ３）上層金属膜と下層金属膜の間に、高抵抗線路を設け
たから、製造プロセス中に上層金属膜及び下層金属膜に
たまる静電気を徐々に逃すことができ、 いずれの場合も、製造プロセス中に破損しにくい平行平
板ＭＩＭキャパシタが得られる。
体線路を、上層金属膜と下層金属膜にそれぞれ設けたか
ら、製造プロセス中に静電気が上層金属膜と下層金属膜
にたまることを防ぐことができ、 ２）若干リーキーな絶縁体膜を設けたから、製造プロセ
ス中に上層金属膜及び下層金属膜にたまる静電気を徐々
に逃すことができ、 ３）上層金属膜と下層金属膜の間に、高抵抗線路を設け
たから、製造プロセス中に上層金属膜及び下層金属膜に
たまる静電気を徐々に逃すことができ、 いずれの場合も、製造プロセス中に破損しにくい平行平
板ＭＩＭキャパシタが得られる。
以下、この発明の一実施例を図について説明する。
第１図ａｔ ｂ、 ｃはそれぞれこの発明の第１゜
第２．第３の実施例による集積回路用平行平板ＭＩＭキ
ャパシタの平面図、断面図、一部平面図である。第１図
ａにおいて、４はバイアホール、５ａ＋５ｂはバイアホ
ール４を介して裏面接地金属面と接する接地導体線路で
ある。また、第１図すにおいて、６は若干リーキーな絶
縁体膜である。
第２．第３の実施例による集積回路用平行平板ＭＩＭキ
ャパシタの平面図、断面図、一部平面図である。第１図
ａにおいて、４はバイアホール、５ａ＋５ｂはバイアホ
ール４を介して裏面接地金属面と接する接地導体線路で
ある。また、第１図すにおいて、６は若干リーキーな絶
縁体膜である。
また、第１図Ｃにおいて、７は下層金属膜２ａと上層金
属膜２ｂとをつなぐよう設けられた高抵抗線路である。
属膜２ｂとをつなぐよう設けられた高抵抗線路である。
次に動作について説明する。
第１図ａにおいて、導体金属膜２ａ＊２ｂは接地導体線
路５ ａ、 ５ ｂ及びバイアホール４を介して裏面
接地金属により接地されているため、製造プロセス中の
各皿処理によって生じた静電気は、導体金属ＩＫ２ａ、
２ｂには集中せず、接地導体線路５ａｔ５ｂ及びバイア
ホール４を介して裏面へと排出される。そして、実際に
ＭＩＭキャパシタを使用する際には、第２図番に示すよ
うに、製造プロセスの最終段階において接地導体線路５
ａ。
路５ ａ、 ５ ｂ及びバイアホール４を介して裏面
接地金属により接地されているため、製造プロセス中の
各皿処理によって生じた静電気は、導体金属ＩＫ２ａ、
２ｂには集中せず、接地導体線路５ａｔ５ｂ及びバイア
ホール４を介して裏面へと排出される。そして、実際に
ＭＩＭキャパシタを使用する際には、第２図番に示すよ
うに、製造プロセスの最終段階において接地導体線路５
ａ。
５ｂを切断し、従来のデバイスと同様にして使用するこ
とが可能である。
とが可能である。
第１図すにおいて、絶縁体膜６は例えばＳｉＮ膜をＳｉ
リッチな組成で作成する等して構成することにより、若
干リーキーなものとなっているので、製造プロセス中の
各種処理によって導体金属膜２ａｍ２ｂに生じた静電気
は、絶縁体膜６の両側で徐々に平均化され、すなわち逃
がされ、ＭＩＭキャパシタが破損するような大きな電界
は集中しない。
リッチな組成で作成する等して構成することにより、若
干リーキーなものとなっているので、製造プロセス中の
各種処理によって導体金属膜２ａｍ２ｂに生じた静電気
は、絶縁体膜６の両側で徐々に平均化され、すなわち逃
がされ、ＭＩＭキャパシタが破損するような大きな電界
は集中しない。
また、第１図Ｃにおいては、導体金属膜２ａ＋２ｂは例
えば、厚さ１００ Ａ１ 長さ５００ ｔｔ ｍｓ幅１
μｍのＷＳｉ、線路等の高抵抗線路７（その抵抗は、Ｍ
ＩＭキャパシタ程度の面積のＧａＡｓ基板の抵抗にほぼ
等しい。）を介して接し合っているため、製造プロセス
中の各種処理によって導体金属膜２ ａｔ ２ ｂに
生じた静電気は、高抵抗線路７を介して徐々に平均化さ
れ、すなわち逃がされ、ＭＩＭキャパシタが破損するよ
うな大きな電界は集中しない。
えば、厚さ１００ Ａ１ 長さ５００ ｔｔ ｍｓ幅１
μｍのＷＳｉ、線路等の高抵抗線路７（その抵抗は、Ｍ
ＩＭキャパシタ程度の面積のＧａＡｓ基板の抵抗にほぼ
等しい。）を介して接し合っているため、製造プロセス
中の各種処理によって導体金属膜２ ａｔ ２ ｂに
生じた静電気は、高抵抗線路７を介して徐々に平均化さ
れ、すなわち逃がされ、ＭＩＭキャパシタが破損するよ
うな大きな電界は集中しない。
なお、上記第１の実施例では導体線路５ａ、５ｂをバイ
アホール４を介して接地させたものを示したが、これは
第３図ａに示すようにワイヤー８その他を介して接地さ
せてもよく、また第３図すに示すように単に導体線路９
を介して導体金属膜２ａ、２ｂをつなぐだけでもよ（、
それぞれ上記実施例と同様の効果を有する。なお、第３
図の線Ｉ［［ａ−ＩＩ［ａ及びｍｂ−ｎｔｂはそれぞれ
実際にＭＩＭキャパシタを使用する際の切断線を示して
いる。
アホール４を介して接地させたものを示したが、これは
第３図ａに示すようにワイヤー８その他を介して接地さ
せてもよく、また第３図すに示すように単に導体線路９
を介して導体金属膜２ａ、２ｂをつなぐだけでもよ（、
それぞれ上記実施例と同様の効果を有する。なお、第３
図の線Ｉ［［ａ−ＩＩ［ａ及びｍｂ−ｎｔｂはそれぞれ
実際にＭＩＭキャパシタを使用する際の切断線を示して
いる。
以上説明したとおり、この発明によれば、集積回路用平
行平板ＭＩＭキャパシタにおいて、ｌ）製造プロセスの
最終段階において切断可能な接地導体線路を、上層金属
膜と下層金属膜にそれぞれ設けるか、 ２）通常の絶縁体膜に代えて、若干リーキーな絶縁体膜
を設けるか、あるい−は ３）上層金属膜と下層金属膜の間に高抵抗線路を設ける
ようにしたので、 製造プロセス中に生じる静電気のために破損するという
事な（高い歩留でＭＩＭキャパシタが得られるという効
果がある。
行平板ＭＩＭキャパシタにおいて、ｌ）製造プロセスの
最終段階において切断可能な接地導体線路を、上層金属
膜と下層金属膜にそれぞれ設けるか、 ２）通常の絶縁体膜に代えて、若干リーキーな絶縁体膜
を設けるか、あるい−は ３）上層金属膜と下層金属膜の間に高抵抗線路を設ける
ようにしたので、 製造プロセス中に生じる静電気のために破損するという
事な（高い歩留でＭＩＭキャパシタが得られるという効
果がある。
第１図ａｍ ’ｌ）＋ Ｃはこの発明の第１．第２
ｊ 第３の実施例による集積回路用平行平板ＭＩＭキャ
パシタの平面図、断面図、及び平面図、第２図は上記第
１の実施例の実使用状態を示す平面図、第３図ａｙｂは
それぞれ上記第１の実施例の他の変形例を示す平面図、
第４図は従来の平行平板ＭＩＭキャパシタの一例を示す
斜視図である。 図において、１は基板、２ａ＝ ２ｂは導体金属膜、
３は絶縁膜、４はバイアホール、５ａ、５ｂは接地導体
線路、６は若干リーキーな絶縁膜、７は高抵抗線路、８
はワイヤー、９は導体線路である。 なお図中同一符号は同−又は相当部分を示す。
ｊ 第３の実施例による集積回路用平行平板ＭＩＭキャ
パシタの平面図、断面図、及び平面図、第２図は上記第
１の実施例の実使用状態を示す平面図、第３図ａｙｂは
それぞれ上記第１の実施例の他の変形例を示す平面図、
第４図は従来の平行平板ＭＩＭキャパシタの一例を示す
斜視図である。 図において、１は基板、２ａ＝ ２ｂは導体金属膜、
３は絶縁膜、４はバイアホール、５ａ、５ｂは接地導体
線路、６は若干リーキーな絶縁膜、７は高抵抗線路、８
はワイヤー、９は導体線路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １） 絶縁体膜を挟んで両側に複数の導体金属膜を有す
る平行平板ＭＩＭキャパシタにおいて、製造プロセスの
最終段階において切断可能な接地導体線路を、上層金属
膜と下層金属膜にそれぞれ有することを特徴とする集積
回路用平行平板ＭＩＭキャパシタ。 ２） 絶縁体膜を挟んで両側に複数の導体金属膜を有す
る平行平板ＭＩＭキャパシタにおいて、若干導電性のあ
る絶縁体膜を有することを特徴とする集積回路用平行平
板ＭＩＭキャパシタ。 ３） 絶縁体膜を挟んで両側に複数の導体金属膜を有す
る平行平板ＭＩＭキャパシタにおいて、複数の導体金属
膜をつなぐ高抵抗線路を備えたことを特徴とする集積回
路用平行平板ＭＩＭキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273845A JPH02119260A (ja) | 1988-10-28 | 1988-10-28 | 集積回路用平行平板ｍｉｍキャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273845A JPH02119260A (ja) | 1988-10-28 | 1988-10-28 | 集積回路用平行平板ｍｉｍキャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119260A true JPH02119260A (ja) | 1990-05-07 |
Family
ID=17533348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273845A Pending JPH02119260A (ja) | 1988-10-28 | 1988-10-28 | 集積回路用平行平板ｍｉｍキャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
-
1988
- 1988-10-28 JP JP63273845A patent/JPH02119260A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68920944T2 (de) | Packungsstrukturen für integrierte Mehrschichtschaltungen. | |
| US5872697A (en) | Integrated circuit having integral decoupling capacitor | |
| US6088073A (en) | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements | |
| US6090647A (en) | Capacitor for a semiconductor device | |
| WO1999013514A3 (en) | Electrical devices and a method of manufacturing the same | |
| JPH0365016B2 (ja) | ||
| US4596070A (en) | Interdigitated IMPATT devices | |
| EP0698293B1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte | |
| KR100298819B1 (ko) | 반도체칩에서의정전기방전(esd)보호구조 | |
| JPH02119260A (ja) | 集積回路用平行平板ｍｉｍキャパシタ | |
| JPH0897367A (ja) | 半導体装置 | |
| US5512776A (en) | Interdigitated IMPATT devices | |
| KR20050068582A (ko) | 반도체 소자의 콘택 플러그 및 그 형성 방법 | |
| US6285068B1 (en) | Antifuses and method of fabricating the same | |
| WO1997018587A1 (en) | Semiconductor interlayer staggered contact structure | |
| US6603142B1 (en) | Antifuse incorporating tantalum nitride barrier layer | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS61230333A (ja) | 集積回路 | |
| KR0177394B1 (ko) | 반도체 소자의 입력부 | |
| JPH05235275A (ja) | 集積回路装置 | |
| KR20040081173A (ko) | 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치 | |
| JPS6211257A (ja) | マイクロ波集積回路 | |
| JP2002508886A (ja) | Ｓｏｉ半導体構成要素における電界集中を減少するための方法及び装置 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JPH03268451A (ja) | 半導体装置 |