JPH0897367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0897367A JPH0897367A JP23182794A JP23182794A JPH0897367A JP H0897367 A JPH0897367 A JP H0897367A JP 23182794 A JP23182794 A JP 23182794A JP 23182794 A JP23182794 A JP 23182794A JP H0897367 A JPH0897367 A JP H0897367A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor substrate
- via hole
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】基板に形成されたバイアホールの内側に、コン
デンサなどの受動素子を形成することにより、半導体装
置の面積を縮小して集積度を高めた半導体装置を提供す
る。 【構成】バイアホール４の形成された半導体基板１の表
面にＩＣの導体金属層２ａ〜２ｅなどの構成要素が形成
され、前記バイアホール４の内側に設けられ、かつ、前
記表面の導体金属層２ａ〜２ｅと半導体基板１裏面の接
地金属層７との間に接続されて機能回路を構成するコン
デンサ、抵抗、インダクタなどの受動素子が形成されて
なる半導体装置。
デンサなどの受動素子を形成することにより、半導体装
置の面積を縮小して集積度を高めた半導体装置を提供す
る。 【構成】バイアホール４の形成された半導体基板１の表
面にＩＣの導体金属層２ａ〜２ｅなどの構成要素が形成
され、前記バイアホール４の内側に設けられ、かつ、前
記表面の導体金属層２ａ〜２ｅと半導体基板１裏面の接
地金属層７との間に接続されて機能回路を構成するコン
デンサ、抵抗、インダクタなどの受動素子が形成されて
なる半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に形成され
たバイアホールの内側に、コンデンサ等の受動素子を形
成した半導体装置に関する。
たバイアホールの内側に、コンデンサ等の受動素子を形
成した半導体装置に関する。
【０００２】
【従来の技術】従来のモノリシック・マイクロ波ＩＣ
（ＭＭＩＣ）などの半導体装置は、図３に示すように、
ＧａＡｓなどの半導体基板１０の表面に、接地電極１
１、電界効果トランジスタ（ＦＥＴ）１２などの能動素
子、およびキャパシタ素子１３、抵抗素子１４、インダ
クタ素子１５などの受動素子が形成されて構成されてい
る。そして、その半導体基板１０の裏面に、接地金属層
１６が形成され、この裏面の接地金属層１６と表面の接
地電極１１とを、半導体基板１０に形成されたバイアホ
ール１７を介して接続している。
（ＭＭＩＣ）などの半導体装置は、図３に示すように、
ＧａＡｓなどの半導体基板１０の表面に、接地電極１
１、電界効果トランジスタ（ＦＥＴ）１２などの能動素
子、およびキャパシタ素子１３、抵抗素子１４、インダ
クタ素子１５などの受動素子が形成されて構成されてい
る。そして、その半導体基板１０の裏面に、接地金属層
１６が形成され、この裏面の接地金属層１６と表面の接
地電極１１とを、半導体基板１０に形成されたバイアホ
ール１７を介して接続している。
【０００３】また、ＦＥＴなどの接地は、例えば、図４
の回路に示すように、バイパス用のキャパシタＣ、抵抗
Ｒなどを介して行われる。このバイパスに使用されるキ
ャパシタＣは、通常、ＩＣの他の部分で使用されるキャ
パシタに比べて、数倍から数十倍程度、容量の大きいも
のが必要となる。
の回路に示すように、バイパス用のキャパシタＣ、抵抗
Ｒなどを介して行われる。このバイパスに使用されるキ
ャパシタＣは、通常、ＩＣの他の部分で使用されるキャ
パシタに比べて、数倍から数十倍程度、容量の大きいも
のが必要となる。
【０００４】
【発明が解決しようとする課題】しかしながら、バイパ
ス用のキャパシタは、大きな面積を必要として、従来の
手段でこれを半導体基板へ形成した場合、ＩＣチップの
面積が大きくなり、集積度が上がらないという問題があ
った。
ス用のキャパシタは、大きな面積を必要として、従来の
手段でこれを半導体基板へ形成した場合、ＩＣチップの
面積が大きくなり、集積度が上がらないという問題があ
った。
【０００５】したがって、本発明は、基板に形成された
バイアホールの内側に、コンデンサなどの受動素子を形
成することにより、半導体装置の面積を縮小して集積度
を高めた半導体装置を提供することを目的とする。
バイアホールの内側に、コンデンサなどの受動素子を形
成することにより、半導体装置の面積を縮小して集積度
を高めた半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の課題に対する解
決手段は以下の通りである。 １．バイアホールの形成された半導体基板の表面にＩＣ
の導体金属層などの構成要素が形成され、前記バイアホ
ールの内側に設けられ、かつ、前記表面の導体金属層と
半導体基板裏面の接地金属層との間に接続されて機能回
路を構成するコンデンサ、抵抗、インダクタなどの受動
素子が形成されてなる半導体装置。
決手段は以下の通りである。 １．バイアホールの形成された半導体基板の表面にＩＣ
の導体金属層などの構成要素が形成され、前記バイアホ
ールの内側に設けられ、かつ、前記表面の導体金属層と
半導体基板裏面の接地金属層との間に接続されて機能回
路を構成するコンデンサ、抵抗、インダクタなどの受動
素子が形成されてなる半導体装置。
【０００７】２．バイアホールの形成された半導体基板
の表面にＩＣの導体金属層などの構成要素が形成され、
前記バイアホールの内側に、前記半導体基板表面の導体
金属層に導通する金属電極が形成され、この金属電極下
面に絶縁膜が形成され、並びにこの絶縁膜下面および半
導体基板裏面に接地金属層が形成されて、前記表面の導
体金属層と半導体基板裏面の接地金属層との間に、前記
絶縁膜を誘電体とするコンデンサがバイアホールの内側
に形成されてなる半導体装置。
の表面にＩＣの導体金属層などの構成要素が形成され、
前記バイアホールの内側に、前記半導体基板表面の導体
金属層に導通する金属電極が形成され、この金属電極下
面に絶縁膜が形成され、並びにこの絶縁膜下面および半
導体基板裏面に接地金属層が形成されて、前記表面の導
体金属層と半導体基板裏面の接地金属層との間に、前記
絶縁膜を誘電体とするコンデンサがバイアホールの内側
に形成されてなる半導体装置。
【０００８】３．バイアホールの形成された半導体基板
の表面にＩＣの導体金属層などの構成要素が形成され、
前記バイアホールの内側の一部で、かつ、前記表面の導
体金属層下面から半導体基板裏面にかけて、イオン注入
型抵抗が形成され、前記バイアホールの内側で、かつ、
前記イオン注入型抵抗の主たる部分を除いて、金属電極
が形成され、前記金属電極下面に絶縁膜が形成され、お
よび前記絶縁膜下面および前記イオン注入型抵抗の下部
並びに半導体基板裏面に接地金属層が形成されて、前記
表面の導体金属層と半導体基板裏面の接地金属層との間
に抵抗とコンデンサの並列回路がバイアホールの内側に
形成されてなる半導体装置。
の表面にＩＣの導体金属層などの構成要素が形成され、
前記バイアホールの内側の一部で、かつ、前記表面の導
体金属層下面から半導体基板裏面にかけて、イオン注入
型抵抗が形成され、前記バイアホールの内側で、かつ、
前記イオン注入型抵抗の主たる部分を除いて、金属電極
が形成され、前記金属電極下面に絶縁膜が形成され、お
よび前記絶縁膜下面および前記イオン注入型抵抗の下部
並びに半導体基板裏面に接地金属層が形成されて、前記
表面の導体金属層と半導体基板裏面の接地金属層との間
に抵抗とコンデンサの並列回路がバイアホールの内側に
形成されてなる半導体装置。
【０００９】
【作用】本発明は、半導体基板に形成されたバイアホー
ルの内側に、コンデンサなど広い面積を占有する受動素
子を形成するので、半導体装置の集積度が高まる。
ルの内側に、コンデンサなど広い面積を占有する受動素
子を形成するので、半導体装置の集積度が高まる。
【００１０】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例に係る半導体装
置の概略断面図を示すものである。同図において、１は
半導体基板で、この半導体基板１の表面には、導体金属
層２ａ〜２ｅ、絶縁膜３ａ、３ｂが設けられている。４
はバイアホールで、例えば、エッチングなどにより半導
体基板１を貫通して形成される。バイアホール４の内側
には、半導体基板１の表面の導体金属層２ｃに導通する
金属電極５が形成される。６は絶縁膜で、金属層５の下
面（図１において、以下同じ。）に形成される。７は接
地金属層で、絶縁膜６および半導体基板１の裏面に形成
される。
して説明する。図１は本発明の一実施例に係る半導体装
置の概略断面図を示すものである。同図において、１は
半導体基板で、この半導体基板１の表面には、導体金属
層２ａ〜２ｅ、絶縁膜３ａ、３ｂが設けられている。４
はバイアホールで、例えば、エッチングなどにより半導
体基板１を貫通して形成される。バイアホール４の内側
には、半導体基板１の表面の導体金属層２ｃに導通する
金属電極５が形成される。６は絶縁膜で、金属層５の下
面（図１において、以下同じ。）に形成される。７は接
地金属層で、絶縁膜６および半導体基板１の裏面に形成
される。
【００１１】本実施例は、以上のような構造よりなる
が、半導体基板１の表面の導体金属層２ｃと半導体基板
１の裏面の接地金属層７との間に、絶縁膜６を誘電体と
して、コンデンサが形成されていることになる。このコ
ンデンサは、上述のように、バイアホール４の内側に３
次元的立体構造で形成されているので、半導体基板の平
面上に形成されるＭＩＭキャパシタなどと相違して、容
量の大きいものとなる。つぎに、本発明の他の実施例に
ついて図２を参照して説明する。本実施例において、図
１の実施例と同一部分には同一番号を付して、その説明
を省略する。本実施例は、図４に示す回路を具体化した
もので、ＦＥＴに接続されているコンデンサＣと抵抗Ｒ
のバイパス回路を、バイアホール４の内側に形成したも
のである。
が、半導体基板１の表面の導体金属層２ｃと半導体基板
１の裏面の接地金属層７との間に、絶縁膜６を誘電体と
して、コンデンサが形成されていることになる。このコ
ンデンサは、上述のように、バイアホール４の内側に３
次元的立体構造で形成されているので、半導体基板の平
面上に形成されるＭＩＭキャパシタなどと相違して、容
量の大きいものとなる。つぎに、本発明の他の実施例に
ついて図２を参照して説明する。本実施例において、図
１の実施例と同一部分には同一番号を付して、その説明
を省略する。本実施例は、図４に示す回路を具体化した
もので、ＦＥＴに接続されているコンデンサＣと抵抗Ｒ
のバイパス回路を、バイアホール４の内側に形成したも
のである。
【００１２】即ち、バイアホール４の内側の一部に、裏
面からイオンを注入して、半導体基板１の表面の導体金
属層２ｃに接して半導体基板１の裏面にいたるイオン注
入型抵抗８が形成される。このイオン注入型抵抗８の主
たる部分を除いて、バイアホール４の内側に、金属電極
５が形成される。この金属電極５の下面に、実施例１と
同様に、絶縁膜６が形成される。そして、この絶縁膜６
の下面と半導体基板１の裏面とに、接地金属層７が形成
される。
面からイオンを注入して、半導体基板１の表面の導体金
属層２ｃに接して半導体基板１の裏面にいたるイオン注
入型抵抗８が形成される。このイオン注入型抵抗８の主
たる部分を除いて、バイアホール４の内側に、金属電極
５が形成される。この金属電極５の下面に、実施例１と
同様に、絶縁膜６が形成される。そして、この絶縁膜６
の下面と半導体基板１の裏面とに、接地金属層７が形成
される。
【００１３】本実施例は、以上のような構造よりなる
が、イオン注入型抵抗８と絶縁膜６によるコンデンサと
が、半導体基板１の表面の導体金属層２ｃと半導体基板
１の裏面の接地金属層７との間に、並列になってバイア
ホール４の内側に形成されている。したがって、本実施
例は、実施例１に比べて更に集積度の高いものとなる。
が、イオン注入型抵抗８と絶縁膜６によるコンデンサと
が、半導体基板１の表面の導体金属層２ｃと半導体基板
１の裏面の接地金属層７との間に、並列になってバイア
ホール４の内側に形成されている。したがって、本実施
例は、実施例１に比べて更に集積度の高いものとなる。
【００１４】
【発明の効果】本発明は、半導体基板に形成されたバイ
アホールの内側に、このバイアホールの３次元的立体構
造を利用して、コンデンサなど広い面積を占有する受動
素子を立体的に形成するので、例えば、容量の大きいコ
ンデンサなどを作製できる。また、広い面積を占有する
受動部品をバイアホールの内側に形成するので、その
分、半導体装置の面積を小さくすることができ、集積度
を高めることができる。
アホールの内側に、このバイアホールの３次元的立体構
造を利用して、コンデンサなど広い面積を占有する受動
素子を立体的に形成するので、例えば、容量の大きいコ
ンデンサなどを作製できる。また、広い面積を占有する
受動部品をバイアホールの内側に形成するので、その
分、半導体装置の面積を小さくすることができ、集積度
を高めることができる。
【図１】 本発明の一実施例に係る半導体装置の断面概
略図
略図
【図２】 本発明の他の実施例に係る半導体装置の断面
概略図
概略図
【図３】 従来例の半導体装置の断面概略図
【図４】 本発明と従来例とに共通のバイパス回路を備
えたＦＥＴ回路図
えたＦＥＴ回路図
１ 半導体基板 ２ａ〜２ｅ 導体金属層 ３ａ、３ｂ 絶縁膜 ４ バイアホール ５ 金属電極 ６ 絶縁膜 ７ 接地金属層 ８ イオン注入型抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/095 Ｈ０１Ｌ 27/04 Ｐ 9171−4Ｍ 29/80 Ｖ 9171−4Ｍ Ｅ
Claims (3)
- 【請求項１】 バイアホールの形成された半導体基板の
表面にＩＣの導体金属層などの構成要素が形成され、前
記バイアホールの内側に設けられ、かつ、前記表面の導
体金属層と半導体基板裏面の接地金属層との間に接続さ
れて機能回路を構成するコンデンサ、抵抗、インダクタ
などの受動素子が形成されてなる半導体装置。 - 【請求項２】 バイアホールの形成された半導体基板の
表面にＩＣの導体金属層などの構成要素が形成され、前
記バイアホールの内側に、前記半導体基板表面の導体金
属層に導通する金属電極が形成され、この金属電極下面
に絶縁膜が形成され、並びにこの絶縁膜下面および半導
体基板裏面に接地金属層が形成されて、前記表面の導体
金属層と半導体基板裏面の接地金属層との間に、前記絶
縁膜を誘電体とするコンデンサがバイアホールの内側に
形成されてなる半導体装置。 - 【請求項３】 バイアホールの形成された半導体基板の
表面にＩＣの導体金属層などの構成要素が形成され、前
記バイアホールの内側の一部で、かつ、前記表面の導体
金属層下面から半導体基板裏面にかけて、イオン注入型
抵抗が形成され、前記バイアホールの内側で、かつ、前
記イオン注入型抵抗の主たる部分を除いて、金属電極が
形成され、前記金属電極下面に絶縁膜が形成され、およ
び前記絶縁膜下面および前記イオン注入型抵抗の下部並
びに半導体基板裏面に接地金属層が形成されて、前記表
面の導体金属層と半導体基板裏面の接地金属層との間に
抵抗とコンデンサの並列回路がバイアホールの内側に形
成されてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23182794A JPH0897367A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23182794A JPH0897367A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897367A true JPH0897367A (ja) | 1996-04-12 |
Family
ID=16929646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23182794A Pending JPH0897367A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897367A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328710B1 (ko) * | 1999-08-23 | 2002-03-20 | 박종섭 | 인덕터 및 그의 제조방법 |
| JP2009515356A (ja) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
| US20120133020A1 (en) * | 2010-11-30 | 2012-05-31 | Stmicroelectronics S.A. | Semiconductor device comprising a capacitor and an electrical connection via and fabrication method |
| US8841749B2 (en) | 2010-11-30 | 2014-09-23 | Stmicroelectronics Sa | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method |
| US9589917B1 (en) * | 2016-03-21 | 2017-03-07 | Raytheon Company | Microwave monolithic integrated circuit (MMIC) having integrated high power thermal dissipating load |
| WO2020179452A1 (ja) * | 2019-03-01 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | 容量素子、半導体素子基板及び電子機器 |
| US11610933B2 (en) | 2018-02-13 | 2023-03-21 | Stmicroelectronics (Crolles 2) Sas | Back-side illuminated image sensor |
| US12199131B2 (en) | 2019-01-14 | 2025-01-14 | Stmicroelectronics (Crolles 2) Sas | Back-side illuminated image sensor |
-
1994
- 1994-09-27 JP JP23182794A patent/JPH0897367A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328710B1 (ko) * | 1999-08-23 | 2002-03-20 | 박종섭 | 인덕터 및 그의 제조방법 |
| JP2009515356A (ja) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
| US20120133020A1 (en) * | 2010-11-30 | 2012-05-31 | Stmicroelectronics S.A. | Semiconductor device comprising a capacitor and an electrical connection via and fabrication method |
| US8841748B2 (en) * | 2010-11-30 | 2014-09-23 | Stmicroelectronics Sa | Semiconductor device comprising a capacitor and an electrical connection via and fabrication method |
| US8841749B2 (en) | 2010-11-30 | 2014-09-23 | Stmicroelectronics Sa | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method |
| US9589917B1 (en) * | 2016-03-21 | 2017-03-07 | Raytheon Company | Microwave monolithic integrated circuit (MMIC) having integrated high power thermal dissipating load |
| US11610933B2 (en) | 2018-02-13 | 2023-03-21 | Stmicroelectronics (Crolles 2) Sas | Back-side illuminated image sensor |
| US12199131B2 (en) | 2019-01-14 | 2025-01-14 | Stmicroelectronics (Crolles 2) Sas | Back-side illuminated image sensor |
| WO2020179452A1 (ja) * | 2019-03-01 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | 容量素子、半導体素子基板及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1273017B1 (en) | Distributed capacitor | |
| JP3207430B2 (ja) | コンデンサ構造およびその製造方法 | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| EP0544387B1 (en) | High gain monolithic microwave integrated circuit amplifier | |
| US5731747A (en) | Electronic component having a thin-film structure with passive elements | |
| JP2002530884A (ja) | Ｑ値の高い改良されたキャパシタ | |
| JPH0897367A (ja) | 半導体装置 | |
| JPH0547586A (ja) | コンデンサ部品 | |
| EP0330299A2 (en) | Semi-custom integrated circuit | |
| US6563192B1 (en) | Semiconductor die with integral decoupling capacitor | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3909086B2 (ja) | 電子装置 | |
| JP2705237B2 (ja) | Ｍｉｍキャパシタを具備した半導体装置 | |
| JP3063412B2 (ja) | 可変コンデンサ | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| EP0861503A1 (en) | Semiconductor interlayer staggered contact structure | |
| CN111933614A (zh) | 一种半导体器件、集成电路及电子设备 | |
| JPS5852346B2 (ja) | 半導体装置 | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPWO1996028848A1 (ja) | 低ｅｍｉデバイス回路と構造 | |
| JPS63114247A (ja) | 半導体装置 | |
| JP3282234B2 (ja) | 半導体装置 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ |