JPH02121042A - メモリシステム - Google Patents

メモリシステム

Info

Publication number
JPH02121042A
JPH02121042A JP63275566A JP27556688A JPH02121042A JP H02121042 A JPH02121042 A JP H02121042A JP 63275566 A JP63275566 A JP 63275566A JP 27556688 A JP27556688 A JP 27556688A JP H02121042 A JPH02121042 A JP H02121042A
Authority
JP
Japan
Prior art keywords
memory
standard
expansion
signal
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63275566A
Other languages
English (en)
Inventor
Hirofumi Nishikawa
西川　宏文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63275566A priority Critical patent/JPH02121042A/ja
Priority to KR8915617A priority patent/KR920004397B1/ko
Publication of JPH02121042A publication Critical patent/JPH02121042A/ja
Priority to US07/985,225 priority patent/US5305445A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はメモリ拡張機能を備えた、例えばラップトツブ
パーソナルコンピュータ等のコンピュタシステムに用い
られるメモリシステムに関する。
（従来の技術） ラップトツブパーソナルコンピュータのメモリ構成の一
例を第２図に示す。ここでは、標準メモリＩＭＢ、拡張
メモリ１〜３ＭＢを想定して説明する。
標準メモリは、物理的にＩＭＢのメモリ空間を有してい
る。このうち、メモリアドレス６４０ＫＢの空間は、Ｏ
８（オペレーティングシステム）の管理下で使用される
ものであり、コンベンショナルメモリと呼ばれる。一方
、残りの３８４ＫＢの空間は、システム用にＢＩＯ８Ｒ
ＯＭ等の形でリザーブされているものであり、リザーブ
領域と呼ばれる。
そこで、この３８４ＫＢの空間を有効に活用し、ＥＸＴ
ＥＮＤメモリを拡張する方法が考えられた。
すなわち、この３８４ＫＢの空間をＥＸＴＥＮＤメモリ
として使用する方法である。なお、ＥＸＴＥＮＤメモリ
とは、第２図の例では、メモリアドレスＩＭＢ以上のメ
モリ空間を指す。
これは、標準メモリに設定されたリザーブ領域と重なる
アドレス部のメモリを任意に実装可能な拡張メモリ以降
のアドレスに割付けるという方法である。具体的に説明
すると、例えば第２図（ａ）のように、標準メモリＩＭ
Ｂに対し、拡張メモリＩＭＢが実装されたとすると、標
準メモリの３８４ＫＢの空間、つまりリザーブ領域がメ
モリアドレス２ＭＢ〜２ＭＢ＋３８４ＫＢに割当てられ
ることになる。
ところで、従来のコンピュータシステムでは、拡張メモ
リは固定であり、このため標準メモリのリザーブ領域に
割当てられるメモリアドレスも固定であった。しかしな
がら、近年、例えばラップトツブパーソナルコンピュー
タ等のコンピュータシステムでは、ＩＭＢ、２ＭＢ、３
ＭＢ等の容量の異なる数種類の拡張メモリが使用可能に
なって来ており、このような数種類の拡張メモリが使用
可能なシステムにおいて、上述したような方法でＥＸＴ
ＥＮＤメモリを拡張する場合には、例えば第２図（ａ）
乃至同図（Ｃ）に示すように標準メモリの３８４ＫＢの
割当空間を、 ２ＭＢ〜２ＭＢ＋３８４ＫＢ ３ＭＢ〜３ＭＢ＋３８４ＫＢ ４ＭＢ〜４ＭＢ＋３８４ＫＢ というように、実装された拡張メモリに対応して変化さ
せなければならない。
（発明が解決しようとする課題） 上記したように、標準メモリに設定されたリザーブ領域
を拡張メモリ以降のアドレスに割付ける方式において、
従来、リザーブ領域に割当てられるアドレスが固定であ
ったため、近年の数種類の拡張メモリが実装可能なコン
ピュータシステムでは、メモリ拡張が困難になる等の問
題があった。
本発明は上記のような点に鑑みなされたもので、容量の
異なる複数の拡張メモリを任意選択的に実装する構成と
した際に、実装された拡張メモリに応じて、標準メモリ
に設定されたリザーブ領域を拡張メモリ以降のアドレス
に割付けてメモリ拡張できるメモリシステムを提供する
ことを目的とする。
［発明の構成］ （課題を解決するための手段） すなわち、本発明に係るメモリシステムは、任意に実装
される拡張メモリの総容量を算出し、この算出された上
記拡張メモリの総容量に応じたメモリアドレス信号を入
力した場合に、標準メモリに設定されたリザーブ領域を
上記拡張メモリ以降のアドレスに割付けるように上記標
準メモリをアクセスする構成とした。
（作用） 上記の構成によれば、実装された拡張メモリの総容量が
算出され、この拡張メモリの総容量に応じたメモリアド
レス信号の入力により、標準メモリに設定されたリザー
ブ領域を上記拡張メモリ以降のアドレスに割付けるよう
に上記標準メモリがアクセスされる。したがって、容量
の異なる複数の拡張メモリを任意選択的に実装する構成
とした際でも、実装された拡張メモリに応じたメモリ拡
張が可能となる。
（実施例） 以下、図面を参照して本発明の一実施例に係るメモリシ
ステムを説明する。
第１図はその回路構成を示すブロック図である。
第１図において、図中１は、拡張メモリであり、システ
ム本体に設けられたメモリ拡張用スロットに任意に実装
されるメモリである。この場合、メそり拡張用スロット
には、例えばＩＭＢ、２ＭＢ。
３ＭＢ等の容量の異なる数種類の拡張メモリーが任意選
択的に実装されるものとする。
２は、拡張メモリ容量算出回路であり、後述する拡張メ
モリーの種類を示す信号６に基づいて、拡張メモリーの
総容量を算出する。３は、ＣＰＵであり、データバス、
アドレスバス、コマンドライン等を介してシステム全体
の制御を行なう。４は、メモリアドレス生成回路であり
、ＣＰＵ８から出力されるアドレスからメモリアクセス
のためのメモリアドレスを生成する。５は、メモリコン
トロール回路であり、後述する標準ＩＭＢメモリ９に対
してＲＡＳ、ＣＡＳ等のメモリアドレス信号を発生する
。
６は、拡張メモリ１の種類を示す信号である。
この信号６は、拡張メモリ１の種類に応じて複数設けら
れており、対応する拡張メモリ１が実装された際に、例
えばｒＬＪレベルに落ちるように設定されている。７は
、拡張メモリｌの総容量を示す信号である。この信号７
は、拡張メモリ容量算出回路２から出力される。
８は、ＲＯＭであり、システムをコントロールするため
のプログラム等のデータを格納している。
９は、標準ＩＭＢメモリである。この標準ＩＭＥメモリ
９では、第２図に示すようにメモリアドレス６４０ＫＢ
の空間（コンベンショナルメモリ）がＯ５（オペレーテ
ィングシステム）の管理下で使用され、残りの３８４Ｋ
Ｂの空間（リザーブ領域）がシステム用にＢＩＯ８ＲＯ
Ｍ等の形でリザーブされている。
次に、同実施例の動作を説明する。
拡張メモリｌを使用する場合、システム本体に設けられ
たメモリ拡張用スロットに拡張メモリｌを実装する。拡
張メモリ１を実装すると、拡張メモリｌの種類に応じて
設定された複数の信号８のうちの当該拡張メモリ１に対
応する信号６のレベルが例えば「Ｌ」レベルに落ちる。
拡張メモリ容量算出回路２は、このレベル反転した信号
６に基′づいて、メモリ拡張用スロットに実装された拡
張メモリｌの総容量を算出し、この算出結果に応じた信
号７をメモリコントロール回路５に出力する。
一方、メモリアクセス時において、ＣＰＵ８からアドレ
ス信号が出力される。メモリアドレス生成回路４は、こ
のアドレス信号を入力することにより、メモリアドレス
信号を生成し、これをメモリコントロール回路５に出力
する。
このようにして、メモリコントロール回路５に信号７お
よびメモリアドレス信号が入力されると、メモリコント
ロール回路５は、この入力した２つの信号に従ってメモ
リコントロール信号（ＲＡＳ信号、ＣＡＳ信号、メモリ
アドレス信号）を生成し、標準ＩＭＢメモリ９をアクセ
スする。
すなわち、例えば第２図に示すメモリ構成において、信
号７の示す拡張メモリ１の種類が「容量２ＭＢの拡張メ
モリ」であり、かつメモリアドレス信号の示すアドレス
がｒ３ＭＢ〜３ＭＢ＋３８４ＫＢＪであった場合に、メ
モリコントロル回路５は、標準ＩＭＢメモリ９をアクセ
スするようにメモリコントロール信号を出力する。これ
により、標準ＩＭＢメモリ９に設定されたリザーブ領域
は、同図（ｂ）に示すように、メモリアドレス３ＭＢ〜
３ＭＢ＋３８４ＫＢに割当てられることになる。また、
信号７の示す拡張メモリｌの種類が「容量３ＭＢの拡張
メモリ」であり、かつメモリアドレス信号の示すアドレ
スがｒ４ＭＢ〜４ＭＢ＋３８４ＫＢＪであった場合に、
メモリコントロール回路５は、標準ＩＭＢメモリ９をア
クセスするようにメモリコントロール信号を出力する。
これにより、標準ＩＭＢメモリ９に設定されたリザーブ
領域は、同図（Ｃ）に示すように、メモリアドレス４Ｍ
Ｂ〜４ＭＢ＋３８４ＫＢに割当てられることになる。
このようにして、例えば標準メモリのＩＭＢのうち、６
４０ＫＢ以降ＩＭＢまでの３８４ＫＢのメモリ空間を拡
張メモリ以降のアドレスに割付ける方式において、３８
４ＫＢに割付けるべきアドレスがコントロールされて、
ＥＸＴＥＮＤメモリ（ここでは、メモリアドレスＩＭＢ
以上のメモリ空間を指す）が拡張される。同様に、拡張
メモリの種類と、その割付けるアドレスの組合せを増加
させた際にも、実装される拡張メモリに対応してＥＸＴ
ＥＮＤメモリが拡張される。
なお、本実施例では、拡張メモリのリザーブ領域を３８
４ＫＢとして説明したが、例えばコンベンショナルメモ
リを５１２ＫＢとして、リザーブ領域を５１２ＫＢとす
るなど、システムによってはリザーブ領域の値を変化さ
せることも可能であり、この場合でも上記手法により、
同実施例と同様の効果が得られるものである。
［発明の効果］ 以上のように本発明によれば、実装された拡張メモリの
総容量に応じたメモリアドレス信号を入力した場合に標
準メモリがアクセスされるため、容量の異なる複数の拡
張メモリを任意選択的に実装する構成とした際に、実装
された拡張メモリに応じて、標準メモリに設定されたリ
ザーブ領域を拡張メモリ以降のアドレスに割付けてメモ
リ拡張できるものである。
【図面の簡単な説明】
第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は同実施例におけるメモリ構成を説明する
ための図である。 １・・・拡張メモリ、２・・・拡張メモリ容量算出回路
、３・・・ＣＰＵ、４・・・メモリアドレス生成回路、
５・・・メモリコントロール回路、６・・・信号（拡張
メモリの種類を示す信号）　７・・・信号（拡張メモリ
の総容量を示す信号）　８・・・ＲＯＭ、９・・・標準
ＩＭＢメモリ。 出願人代理人　弁理士　鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 標準メモリに設定されたリザーブ領域を任意に実装可能
    な拡張メモリ以降のアドレスに割付けてメモリ拡張する
    機能を備えてなるコンピュータシステムにおいて、 上記拡張メモリの総容量を算出する容量算出手段と、 この容量算出手段によって算出された上記拡張メモリの
    総容量に応じたメモリアドレス信号を入力した場合に、
    上記リザーブ領域を上記拡張メモリ以降のアドレスに割
    付けるように上記標準メモリをアクセスするメモリ制御
    手段とを具備したことを特徴とするメモリシステム。
JP63275566A 1988-10-31 1988-10-31 メモリシステム Pending JPH02121042A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63275566A JPH02121042A (ja) 1988-10-31 1988-10-31 メモリシステム
KR8915617A KR920004397B1 (en) 1988-10-31 1989-10-30 Memory system
US07/985,225 US5305445A (en) 1988-10-31 1992-12-01 System and method employing extended memory capacity detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275566A JPH02121042A (ja) 1988-10-31 1988-10-31 メモリシステム

Publications (1)

Publication Number Publication Date
JPH02121042A true JPH02121042A (ja) 1990-05-08

Family

ID=17557234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275566A Pending JPH02121042A (ja) 1988-10-31 1988-10-31 メモリシステム

Country Status (3)

Country Link
US (1) US5305445A (ja)
JP (1) JPH02121042A (ja)
KR (1) KR920004397B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526503A (en) * 1993-10-06 1996-06-11 Ast Research, Inc. Virtual addressing buffer circuit
JPH07334416A (ja) * 1994-06-06 1995-12-22 Internatl Business Mach Corp <Ibm> コンピュータ・システムにおけるページ・モード・メモリの初期設定の方法および手段
JP3548252B2 (ja) * 1994-12-13 2004-07-28 キヤノン株式会社 外部メモリ用アドレス制御装置およびアドレス制御方法
US6650943B1 (en) 2000-04-07 2003-11-18 Advanced Bionics Corporation Fully implantable neurostimulator for cavernous nerve stimulation as a therapy for erectile dysfunction and other sexual dysfunction
US6865669B1 (en) * 2000-09-15 2005-03-08 Adaptec, Inc. Methods for optimizing memory resources during initialization routines of a computer system
US20050240229A1 (en) * 2001-04-26 2005-10-27 Whitehurst Tood K Methods and systems for stimulation as a therapy for erectile dysfunction
US6885895B1 (en) * 2001-04-26 2005-04-26 Advanced Bionics Corporation Methods and systems for electrical and/or drug stimulation as a therapy for erectile dysfunction
US20040015205A1 (en) * 2002-06-20 2004-01-22 Whitehurst Todd K. Implantable microstimulators with programmable multielectrode configuration and uses thereof
US7203548B2 (en) * 2002-06-20 2007-04-10 Advanced Bionics Corporation Cavernous nerve stimulation via unidirectional propagation of action potentials
US7627383B2 (en) 2005-03-15 2009-12-01 Boston Scientific Neuromodulation Corporation Implantable stimulator
US20110077579A1 (en) * 2005-03-24 2011-03-31 Harrison William V Cochlear implant with localized fluid transport
US7801602B2 (en) * 2005-04-08 2010-09-21 Boston Scientific Neuromodulation Corporation Controlling stimulation parameters of implanted tissue stimulators
US7801600B1 (en) * 2005-05-26 2010-09-21 Boston Scientific Neuromodulation Corporation Controlling charge flow in the electrical stimulation of tissue
US7729758B2 (en) * 2005-11-30 2010-06-01 Boston Scientific Neuromodulation Corporation Magnetically coupled microstimulators
US7803148B2 (en) * 2006-06-09 2010-09-28 Neurosystec Corporation Flow-induced delivery from a drug mass
US20080152694A1 (en) * 2006-07-20 2008-06-26 Neurosystec Corporation Devices, Systems and Methods for Ophthalmic Drug Delivery
US20080065002A1 (en) * 2006-09-07 2008-03-13 Neurosystec Corporation Catheter for Localized Drug Delivery and/or Electrical Stimulation
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2428871A1 (fr) * 1978-06-15 1980-01-11 Philips Data Syst Extension de l'espace d'adressage direct dans un systeme d'ordinateur
US4403283A (en) * 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
US4468729A (en) * 1981-06-29 1984-08-28 Sperry Corporation Automatic memory module address assignment system for available memory modules
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare
JPS59136861A (ja) * 1983-01-27 1984-08-06 Canon Inc 電子機器
US5109521A (en) * 1986-09-08 1992-04-28 Compaq Computer Corporation System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory
US4908789A (en) * 1987-04-01 1990-03-13 International Business Machines Corporation Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range
KR920001281B1 (ko) * 1987-04-14 1992-02-10 가부시기가이샤 도시바 정보처리장치
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
US5101339A (en) * 1987-08-10 1992-03-31 Tandon Corporation Computer address modification system using writable mapping and page stores
US5161218A (en) * 1989-11-13 1992-11-03 Chips And Technologies, Inc. Memory controller for using reserved DRAM addresses for EMS

Also Published As

Publication number Publication date
US5305445A (en) 1994-04-19
KR900006860A (ko) 1990-05-09
KR920004397B1 (en) 1992-06-04

Similar Documents

Publication Publication Date Title
JPH02121042A (ja) メモリシステム
EP0729106B1 (en) Data buffer
KR940001877B1 (ko) 멀티 프로세서 시스템
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
JPH0546473A (ja) マイクロプロセツサにおけるメモリ空間拡張回路
JPS5848289A (ja) バツフアメモリ制御方式
JPS6232516B2 (ja)
JPS58178465A (ja) マルチ・プロセサ・システムにおけるアドレス変換方式
JPH02183845A (ja) 増設メモリの制御回路
JP2573255B2 (ja) データキャッシュ制御方式
JPS5953588B2 (ja) メモリ・インタリ−ブ制御方式
EP0535537A2 (en) Computer system with a cache memory
JPS5816213B2 (ja) 共有メモリアクセス装置
JPH05197617A (ja) マルチプロセッサシステム
CA1113574A (en) Multiprocessor system with cache memory
JPH05143444A (ja) メモリアクセス制御装置
JPH0736168B2 (ja) メモリ管理方式
JPH07191906A (ja) メモリ制御装置
JPH01207851A (ja) アドレス領域検出方式
JPH1196756A (ja) 半導体記憶装置
JPS61128347A (ja) メモリアドレス設定方式
JPS6063649A (ja) マイクロコンピユ−タ
JPS63100554A (ja) メモリ制御装置
JPS62256142A (ja) メモリ拡張方式
JPS55150198A (en) Micro computer system