JPH05197617A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH05197617A JPH05197617A JP4031530A JP3153092A JPH05197617A JP H05197617 A JPH05197617 A JP H05197617A JP 4031530 A JP4031530 A JP 4031530A JP 3153092 A JP3153092 A JP 3153092A JP H05197617 A JPH05197617 A JP H05197617A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- processor
- processors
- memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 大容量の共有メモリを効率的にメモリ空間に
割り付けたマルチプロセツサシステムを提供する。 【構成】 複数のプロセッサ１〜３からアクセス可能な
共有メモリ７を備えるマルチプロセッサシステムにおい
て、２n 個のプロセッサ（ここでは１と２）は、共有メ
モリ７のアドレスバス１１の上位ｎビットをそれぞれ重
複しないように固定して、共有メモリの１／２n の領域
を割付け、他のプロセッサ３では固定せずアドレスバス
１０に接続して共有メモリ７の全領域をアクセス可能と
する。
割り付けたマルチプロセツサシステムを提供する。 【構成】 複数のプロセッサ１〜３からアクセス可能な
共有メモリ７を備えるマルチプロセッサシステムにおい
て、２n 個のプロセッサ（ここでは１と２）は、共有メ
モリ７のアドレスバス１１の上位ｎビットをそれぞれ重
複しないように固定して、共有メモリの１／２n の領域
を割付け、他のプロセッサ３では固定せずアドレスバス
１０に接続して共有メモリ７の全領域をアクセス可能と
する。
Description
【０００１】
【産業上の利用分野】本発明は、共有メモリを効率よく
割付けるマルチプロセッサシステムに関するものであ
る。
割付けるマルチプロセッサシステムに関するものであ
る。
【０００２】
【従来の技術】マルチプロセッサシステムにおいて、各
プロセッサが扱っているレジスタのデータの変化を調べ
るために、通常、大容量のファイルメモリを共有メモリ
として有している。従来、図３に示すように、例えば３
個のプロセッサ１６、１８、２０が共有メモリ２２を共
有する場合、図４（ａ）ハードウェア構成図に示すよう
に共有メモリのアドレスバス６１は、全ビット（Ａ0 〜
Ａn ）各プロセッサ５１、５２の相当するアドレスバス
５９、６０に接続していた。そのため、図４（ｂ）メモ
リマップに示すように各プロセッサは共有メモリの全容
量（ｘバイト）を各々のメモリ空間５３、５４にマッピ
ングする必要があった。そして、各プロセッサは自プロ
セッサに割当てられた領域６２あるいは６３にのみデー
タを記録し、他の少なくとも１個のプロセッサがこれら
の全領域を参照していた。
プロセッサが扱っているレジスタのデータの変化を調べ
るために、通常、大容量のファイルメモリを共有メモリ
として有している。従来、図３に示すように、例えば３
個のプロセッサ１６、１８、２０が共有メモリ２２を共
有する場合、図４（ａ）ハードウェア構成図に示すよう
に共有メモリのアドレスバス６１は、全ビット（Ａ0 〜
Ａn ）各プロセッサ５１、５２の相当するアドレスバス
５９、６０に接続していた。そのため、図４（ｂ）メモ
リマップに示すように各プロセッサは共有メモリの全容
量（ｘバイト）を各々のメモリ空間５３、５４にマッピ
ングする必要があった。そして、各プロセッサは自プロ
セッサに割当てられた領域６２あるいは６３にのみデー
タを記録し、他の少なくとも１個のプロセッサがこれら
の全領域を参照していた。
【０００３】
【発明が解決しようとする課題】従来の方式では、各プ
ロセッサがアクセスしない他のプロセッサの領域も全て
メモリ空間に割付るため大容量のメモリ領域を必要とす
る。そして、自プロセッサはその一部にしかアクセスし
ないので、他の領域が無駄となる。さらに、この大容量
の共有メモリのために各プロセッサに固有のローカルメ
モリの領域が食いつぶされてしまうといった問題点があ
った。本発明は、このような問題点を解消し、大容量の
共有メモリを効率的にメモリ空間に割り付ける共有メモ
リ割付方法を提供することを目的とするものである。
ロセッサがアクセスしない他のプロセッサの領域も全て
メモリ空間に割付るため大容量のメモリ領域を必要とす
る。そして、自プロセッサはその一部にしかアクセスし
ないので、他の領域が無駄となる。さらに、この大容量
の共有メモリのために各プロセッサに固有のローカルメ
モリの領域が食いつぶされてしまうといった問題点があ
った。本発明は、このような問題点を解消し、大容量の
共有メモリを効率的にメモリ空間に割り付ける共有メモ
リ割付方法を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】このような課題を解決す
るため、本発明は、共有メモリのアドレスバスの上位ｎ
ビットを各プロセッサ毎に固有のパターンとなるように
ハードで固定、あるいはソフトのＯＵＴポートにて設定
することによって、２n 個（ｎ＝１、２、…）のプロセ
ッサには共有メモリの１／２n の領域を割りつけ、他の
少なくとも１個のプロセッサに共有のメモリの全領域を
割付けるようにするものである。
るため、本発明は、共有メモリのアドレスバスの上位ｎ
ビットを各プロセッサ毎に固有のパターンとなるように
ハードで固定、あるいはソフトのＯＵＴポートにて設定
することによって、２n 個（ｎ＝１、２、…）のプロセ
ッサには共有メモリの１／２n の領域を割りつけ、他の
少なくとも１個のプロセッサに共有のメモリの全領域を
割付けるようにするものである。
【０００５】
【作用】この手段により、各プロセッサは共有メモリ内
で自プロセッサに割当てられた領域にのみアクセスし、
他の少なくとも１個のプロセッサが全領域をアクセスす
ることが可能となるのである。
で自プロセッサに割当てられた領域にのみアクセスし、
他の少なくとも１個のプロセッサが全領域をアクセスす
ることが可能となるのである。
【０００６】
【実施例】以下、本発明の実施例を説明する。図１は、
本発明の実施例を示すハードウェア構成図でプロセッサ
１〜３のアドレスバス８〜１０は、各々バッファ４〜６
を介して共有メモリ７と接続される。バッファはプロセ
ッサ間でのアドレスバスの衝突を防ぐためのものであ
る。ここで、共有メモリ７のアドレスバス１１の最上位
ビットＡn をバッファ４、５を介してプロセッサ１、２
毎に固定する。すなわち、プロセッサ１ではグランドに
接続して“Ｌ”とし共有メモリの前半のｘ／２バイトの
領域を指定する。プロセッサ２ではＶＣＣに接続して
“Ｈ”とし共有メモリの後半のｘ／２バイトの領域を指
定する。また、プロセッサ３ではプロセッサの相当する
アドレスバスに接続して、共有メモリの全領域ｘバイト
を指定する。このビットＡn の設定は、ＯＵＴポートを
用いてソフトによっても可能である。この結果、図２に
示す各プロセッサのメモリマップが実現される。以上の
例は３個（ｎ＝１，ｍ＝１で２n ＋ｍ＝３）のプロセッ
サの例であるが、ｎ＝２なら、最上位ビットＡn と次位
ビットＡn-1 とを、ＬＬ、ＬＨ、ＨＬ、ＨＨの４通りに
固定すればよい。全領域を参照できるプロセッサは通常
１個でよいが、複数設けることを妨げる理由はない。
本発明の実施例を示すハードウェア構成図でプロセッサ
１〜３のアドレスバス８〜１０は、各々バッファ４〜６
を介して共有メモリ７と接続される。バッファはプロセ
ッサ間でのアドレスバスの衝突を防ぐためのものであ
る。ここで、共有メモリ７のアドレスバス１１の最上位
ビットＡn をバッファ４、５を介してプロセッサ１、２
毎に固定する。すなわち、プロセッサ１ではグランドに
接続して“Ｌ”とし共有メモリの前半のｘ／２バイトの
領域を指定する。プロセッサ２ではＶＣＣに接続して
“Ｈ”とし共有メモリの後半のｘ／２バイトの領域を指
定する。また、プロセッサ３ではプロセッサの相当する
アドレスバスに接続して、共有メモリの全領域ｘバイト
を指定する。このビットＡn の設定は、ＯＵＴポートを
用いてソフトによっても可能である。この結果、図２に
示す各プロセッサのメモリマップが実現される。以上の
例は３個（ｎ＝１，ｍ＝１で２n ＋ｍ＝３）のプロセッ
サの例であるが、ｎ＝２なら、最上位ビットＡn と次位
ビットＡn-1 とを、ＬＬ、ＬＨ、ＨＬ、ＨＨの４通りに
固定すればよい。全領域を参照できるプロセッサは通常
１個でよいが、複数設けることを妨げる理由はない。
【０００７】
【発明の効果】以上述べたように、本発明によれば、共
有メモリを各プロセッサに必要なだけ割付け、システム
全体として大容量の領域を有することが可能となる。ま
た、各プロセッサのメモリ空間が無駄なく有効に使用で
きるという効果が有る。
有メモリを各プロセッサに必要なだけ割付け、システム
全体として大容量の領域を有することが可能となる。ま
た、各プロセッサのメモリ空間が無駄なく有効に使用で
きるという効果が有る。
【図１】 本発明の実施例を示すハードウェア構成図
【図２】 本発明の実施例による各プロセッサのメモリ
マップ
マップ
【図３】 マルチプロセッサシステムの構成図
【図４】 従来例を示す図
１、２、３ プロセッサ ４、５、６はバッファ ７ 共有メモリ ８、９、１０、１１ アドレスバス
Claims (1)
- 【請求項１】 ２n ＋ｍ個（ｎ＝１，２，…、ｍ＝１，
２，…）のプロセッサと、前記各プロセッサに固有のロ
ーカルメモリと、前記各プロセッサからアクセス可能な
共有メモリとを備えるマルチプロセッサシステムにおい
て、 前記２n 個のプロセッサには、前記共有メモリのアドレ
スバスの上位ｎビットを固定して接続して、共有メモリ
の１／２n の領域を割付け、 前記ｍ個の内の少なくとも１個のプロセッサには、前記
共有メモリのアドレスバスをそのまま接続して前記共有
メモリ全領域を割付けることを特徴とするマルチプロセ
ッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031530A JPH05197617A (ja) | 1992-01-21 | 1992-01-21 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031530A JPH05197617A (ja) | 1992-01-21 | 1992-01-21 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05197617A true JPH05197617A (ja) | 1993-08-06 |
Family
ID=12333756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4031530A Pending JPH05197617A (ja) | 1992-01-21 | 1992-01-21 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05197617A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022301A3 (en) * | 2003-09-02 | 2007-07-12 | Sirf Tech Inc | Memory reallocation and sharing in electronic systems |
| KR100813133B1 (ko) * | 2006-11-22 | 2008-03-17 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법 |
| US9869770B2 (en) | 2003-09-02 | 2018-01-16 | Qualcomm Incorporated | Control and features for satellite positioning system receivers |
-
1992
- 1992-01-21 JP JP4031530A patent/JPH05197617A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022301A3 (en) * | 2003-09-02 | 2007-07-12 | Sirf Tech Inc | Memory reallocation and sharing in electronic systems |
| US8321636B2 (en) * | 2003-09-02 | 2012-11-27 | Csr Technology Inc. | Memory reallocation and sharing in electronic systems |
| US9869770B2 (en) | 2003-09-02 | 2018-01-16 | Qualcomm Incorporated | Control and features for satellite positioning system receivers |
| KR100813133B1 (ko) * | 2006-11-22 | 2008-03-17 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0497600B1 (en) | Memory access method and apparatus | |
| US4870572A (en) | Multi-processor system | |
| US5890220A (en) | Address conversion apparatus accessible to both I/O devices and processor and having a reduced number of index buffers | |
| JPH05197617A (ja) | マルチプロセッサシステム | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| JPH0148570B2 (ja) | ||
| JP3186661B2 (ja) | リクエスト管理回路 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPH035625B2 (ja) | ||
| JPS6022777B2 (ja) | デ−タ転送方式 | |
| JPH03166638A (ja) | アクセス制御方式 | |
| JP2634488B2 (ja) | コンピュータ装置 | |
| JPH0417466B2 (ja) | ||
| JPH0756806A (ja) | メモリの管理方法 | |
| JPS63245545A (ja) | Ｄｍａ方式 | |
| JPH087663B2 (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPH0877072A (ja) | キャッシュメモリ装置 | |
| JPS593532A (ja) | デ−タ処理装置 | |
| JPS63318663A (ja) | マルチプロセツサシステム | |
| JPS6156826B2 (ja) | ||
| JPH037980B2 (ja) | ||
| JPH04256056A (ja) | コンピュータシステム |