JPH02121329A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02121329A JPH02121329A JP27506588A JP27506588A JPH02121329A JP H02121329 A JPH02121329 A JP H02121329A JP 27506588 A JP27506588 A JP 27506588A JP 27506588 A JP27506588 A JP 27506588A JP H02121329 A JPH02121329 A JP H02121329A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- phase
- concentration
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000007787 solid Substances 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 210000004303 peritoneum Anatomy 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004379 membrane Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に、高集積
ＬＳＩの製造において、配線材料として使用するＳｉ含
有Ａｌ膜とＳｉ基板とのコンタクト部分の接続状態を改
良した、半導体装置の製造方法に関する。
ＬＳＩの製造において、配線材料として使用するＳｉ含
有Ａｌ膜とＳｉ基板とのコンタクト部分の接続状態を改
良した、半導体装置の製造方法に関する。
従来から、Ｓｉ半導体基板上の絶縁膜に開孔処理（コン
タクトホールエツチング）を行い、次いで配線材料であ
るＡＩを蒸着等して、Ａｌ配線膜を半導体基板上に形成
することにより、半導体装置の製造が行われてきた。
タクトホールエツチング）を行い、次いで配線材料であ
るＡＩを蒸着等して、Ａｌ配線膜を半導体基板上に形成
することにより、半導体装置の製造が行われてきた。
従来配線材料であるＡＩには、Ｓｉが１〜２％含まれて
いた（例えば、ＬＳＩハンドブック、２８０頁、オーム
社、１９８４年）。Ｓｉを含有する理由は、熱処理時、
Ｓｉ基板からＡｌ膜への３１の拡散の逆現象として生ず
る、Ｓｉ基板へのＡＩの拡散成長（ＡＩスパイク）を防
止するためである。即ち、ＡｌにＳｉを含有することに
よりＳｉ基板からＡＩ中へのＳｉの拡散を防止し、もっ
てＡＩのＳｉ基板への拡散を防止することによりＡＩス
パイクの発生を避けようとするものである。
いた（例えば、ＬＳＩハンドブック、２８０頁、オーム
社、１９８４年）。Ｓｉを含有する理由は、熱処理時、
Ｓｉ基板からＡｌ膜への３１の拡散の逆現象として生ず
る、Ｓｉ基板へのＡＩの拡散成長（ＡＩスパイク）を防
止するためである。即ち、ＡｌにＳｉを含有することに
よりＳｉ基板からＡＩ中へのＳｉの拡散を防止し、もっ
てＡＩのＳｉ基板への拡散を防止することによりＡＩス
パイクの発生を避けようとするものである。
このＡＩスパイクが生ずるとＳｉ基板のソース。
ドレインを貫通してＡＩが成長するので、基板とＡＩ配
線膜とが短絡してしまう。そこで、従来はＳｉをＡｌ膜
中に含有させることにより、このような短絡を防止して
いる。
線膜とが短絡してしまう。そこで、従来はＳｉをＡｌ膜
中に含有させることにより、このような短絡を防止して
いる。
しかしながら、上記１〜２重量％のＳｉ含有量は、ＡＩ
配線膜とＳｉ基板との電気的接続状態を良好にするため
の熱処理（シンタリング）温度（４００〜５００°Ｃ）
におけるＳｉの固溶度より大きい為、熱処理中にＳｉ基
板とＡＩ配線膜とのコンタクト界面にＡＩ中に含有され
ていたＳｉが析出して、コンタクト抵抗が増大すると云
う問題があった。この問題は、ＬＳＩの高集積化に伴っ
てコンタクト径が小さくなるにつれて、特に深刻な問題
となっている。
配線膜とＳｉ基板との電気的接続状態を良好にするため
の熱処理（シンタリング）温度（４００〜５００°Ｃ）
におけるＳｉの固溶度より大きい為、熱処理中にＳｉ基
板とＡＩ配線膜とのコンタクト界面にＡＩ中に含有され
ていたＳｉが析出して、コンタクト抵抗が増大すると云
う問題があった。この問題は、ＬＳＩの高集積化に伴っ
てコンタクト径が小さくなるにつれて、特に深刻な問題
となっている。
尚、従来、熱処理温度における固溶度（０，２８重量％
４４００°ｃ、ｏ、ｓｏ重量％５００°Ｃ，Ｈａｎｓｅ
ｎ、Ｍ、Ｃｏｎ５ｔｉｔｕｔｉｏｎ ｏｆｂｉｎａｒ
ｙ ａｌｌｏｙｓ、ＭｃＧｒａｗ−Ｈｉｌｌ、１９５
８）より多い量のＳｉをＡｌ膜中に含有していた理由は
、Ｓｉ基板からＡｌ配線膜へのＳｉの拡散を確実に防止
しようとすると、固溶度より非常に高い濃度のＳｉをＡ
Ｉ中に含む必要があるからである。
４４００°ｃ、ｏ、ｓｏ重量％５００°Ｃ，Ｈａｎｓｅ
ｎ、Ｍ、Ｃｏｎ５ｔｉｔｕｔｉｏｎ ｏｆｂｉｎａｒ
ｙ ａｌｌｏｙｓ、ＭｃＧｒａｗ−Ｈｉｌｌ、１９５
８）より多い量のＳｉをＡｌ膜中に含有していた理由は
、Ｓｉ基板からＡｌ配線膜へのＳｉの拡散を確実に防止
しようとすると、固溶度より非常に高い濃度のＳｉをＡ
Ｉ中に含む必要があるからである。
従って、従来の半導体の製造方法によれば、ＡＩスパイ
クを防止しようとするとＳｉ、３３板とＡＩ配線とのコ
ンタクト抵抗の増大を避けることが出来ないと云う課題
があった。
クを防止しようとするとＳｉ、３３板とＡＩ配線とのコ
ンタクト抵抗の増大を避けることが出来ないと云う課題
があった。
本発明はこのような従来の課題を解決するために、Ｓｉ
基板とＡＩ配線とのコンタクト抵抗の増大を生ずること
なくＡＩスパイクの発生を防止可能な、半導体装置の製
造方法を提供することを目的とする。
基板とＡＩ配線とのコンタクト抵抗の増大を生ずること
なくＡＩスパイクの発生を防止可能な、半導体装置の製
造方法を提供することを目的とする。
上記目的を達成する為に、本発明は、絶縁膜が形成され
たＳｉ基板に開孔処理を行った後、当該基板上にＳｉを
含有したＡＩ膜を形成し、次いで熱処理をして成る半導
体装置の製造方法において、前記ＡＩ膜を形成する工程
は、Ｓｉ濃度の異なる複数のＡｌ膜を順次形成する工程
から成り、第１段階のＡＩ膜形成工程は、前記熱処理温
度におけるＳｉ固溶度よりも高い濃度のＳｉを含有する
ＡＩ膜を形成するものであり、次段階のＡＩ膜形成工程
は、前記第１段階の５ｉｆｉ度よりも低い濃度のＳｉを
含有するＡＩ膜を形成するものである、ことを特徴とす
る。
たＳｉ基板に開孔処理を行った後、当該基板上にＳｉを
含有したＡＩ膜を形成し、次いで熱処理をして成る半導
体装置の製造方法において、前記ＡＩ膜を形成する工程
は、Ｓｉ濃度の異なる複数のＡｌ膜を順次形成する工程
から成り、第１段階のＡＩ膜形成工程は、前記熱処理温
度におけるＳｉ固溶度よりも高い濃度のＳｉを含有する
ＡＩ膜を形成するものであり、次段階のＡＩ膜形成工程
は、前記第１段階の５ｉｆｉ度よりも低い濃度のＳｉを
含有するＡＩ膜を形成するものである、ことを特徴とす
る。
上記本発明において、第１段階のＡＩ膜を形成する工程
により、Ｓｉ基板上にはＳｉ濃度が高いＡＩ配線膜が形
成される。従って、シンクリング時、Ｓｉ基板からＡｌ
膜中へＳｉが拡散するのをブロックすることになるので
、Ａｌスパイクの発生を防止することが出来る。
により、Ｓｉ基板上にはＳｉ濃度が高いＡＩ配線膜が形
成される。従って、シンクリング時、Ｓｉ基板からＡｌ
膜中へＳｉが拡散するのをブロックすることになるので
、Ａｌスパイクの発生を防止することが出来る。
一方、第２段階以降のＡＩ膜を形成する工程では、前記
第１段階のＡＩ膜上に、濃度の低いｓｉを含有するＡＩ
膜が形成される。次いで、熱処理を行うと第１段階のＡ
Ｉ腹膜中Ｓｉが第２段階のＡＩ腹膜中拡散してＳｉ濃度
が平均化し、第１゜２段階のＡＩ腹膜中Ｓｉ濃度を固溶
度またはそれに近い値に小さくすることが出来るため、
Ｓｉ基板とＡＩ膜とのコンタクト界面にＳｉが析出する
のを防止することが出来る。
第１段階のＡＩ膜上に、濃度の低いｓｉを含有するＡＩ
膜が形成される。次いで、熱処理を行うと第１段階のＡ
Ｉ腹膜中Ｓｉが第２段階のＡＩ腹膜中拡散してＳｉ濃度
が平均化し、第１゜２段階のＡＩ腹膜中Ｓｉ濃度を固溶
度またはそれに近い値に小さくすることが出来るため、
Ｓｉ基板とＡＩ膜とのコンタクト界面にＳｉが析出する
のを防止することが出来る。
第１図に示す工程図を参照して、本発明の実施例につい
て説明する。
て説明する。
先ず第１図（１）の工程について説明する。
Ｓｉ半導体基板「方位、（１００）、Ｎ形、ρ＝１〜５
Ω・ｃｍ、径７５〜１００ｍｍφ、厚さ４５０〜６００
μ」； リンをドープしたＮ形Ｓｉ単結晶つェーハ上にＭＯＳ）
ランジスタ素子を形成下稜、第１層絶縁膜ｌをＳｉ基板
２上に成長させる。
Ω・ｃｍ、径７５〜１００ｍｍφ、厚さ４５０〜６００
μ」； リンをドープしたＮ形Ｓｉ単結晶つェーハ上にＭＯＳ）
ランジスタ素子を形成下稜、第１層絶縁膜ｌをＳｉ基板
２上に成長させる。
次に、写真蝕刻法とドライエツチング法を用いて、コン
タクト領域の上記酸化膜１を除去してコンタクトホール
３を形成する。
タクト領域の上記酸化膜１を除去してコンタクトホール
３を形成する。
次いで、上記Ｓｉ基板をスパッタ装置の陽極に保持し、
一方スバッタ装置の陰極には、配線材料であるＡｌ−Ｓ
ｉ合金（１重量％のＳｉを含有）を保持して、上記コン
タクトホール３上に配線膜である。第１段階ＡＩ膜４を
被着させる。
一方スバッタ装置の陰極には、配線材料であるＡｌ−Ｓ
ｉ合金（１重量％のＳｉを含有）を保持して、上記コン
タクトホール３上に配線膜である。第１段階ＡＩ膜４を
被着させる。
この第１段階ＡＩ膜４は、全Ａｌ膜厚の２０％となるよ
うに形成され、１重量％のＳｉを含有するＡｌ膜となる
。この第１段階ＡＩ膜４が形成された後、第１図（２）
の工程に示すようにＡＩ膜４上に、前記スパッタリング
と同様に第２段階のＡｌ膜５を被着形成する。この第２
段階ＡＩ膜５の形成の際、スバンタ装置の陰極には、０
．４重量％のＳｉを含有するＡｌ−Ｓｉ合金が使用され
、第２段階Ａｌ膜５は、０．４重量％のＳｉを含有する
Ａｌ層となる。この第２段階ＡＩ膜５は、全Ａｌ膜厚の
８０％の厚さとなるように形成される。
うに形成され、１重量％のＳｉを含有するＡｌ膜となる
。この第１段階ＡＩ膜４が形成された後、第１図（２）
の工程に示すようにＡＩ膜４上に、前記スパッタリング
と同様に第２段階のＡｌ膜５を被着形成する。この第２
段階ＡＩ膜５の形成の際、スバンタ装置の陰極には、０
．４重量％のＳｉを含有するＡｌ−Ｓｉ合金が使用され
、第２段階Ａｌ膜５は、０．４重量％のＳｉを含有する
Ａｌ層となる。この第２段階ＡＩ膜５は、全Ａｌ膜厚の
８０％の厚さとなるように形成される。
この第２段階ＡＩ膜５を形成した後、フォトレジストに
よる写真蝕刻法を使って、パターンを形成し、フォトレ
ジストをマスクにして、不用部分をドライエツチングで
除去し、フォトレジストを洗い落とす。
よる写真蝕刻法を使って、パターンを形成し、フォトレ
ジストをマスクにして、不用部分をドライエツチングで
除去し、フォトレジストを洗い落とす。
次に、ＣＶＤ法により、Ｓｉ基板温度４００°Ｃで、Ａ
Ｉ膜５上にＳｉ０ｇ膜（第２層間絶縁膜）６を堆積形成
する。この第２層間絶縁膜６は、この絶縁膜上に形成さ
れる第２のＡＩ配線と前記第１のＡＩ配線（Ａｌ膜４．
５）とを絶縁するためのものである。
Ｉ膜５上にＳｉ０ｇ膜（第２層間絶縁膜）６を堆積形成
する。この第２層間絶縁膜６は、この絶縁膜上に形成さ
れる第２のＡＩ配線と前記第１のＡＩ配線（Ａｌ膜４．
５）とを絶縁するためのものである。
この第２層間絶縁膜の形成終了後、Ｓｉ基板に４００°
Ｃ２３０分の加熱処理を行い、コンタクトホール３にお
けるＳｉとＡＩの電気的接続を良好にすることが行われ
る（シンタリング）。
Ｃ２３０分の加熱処理を行い、コンタクトホール３にお
けるＳｉとＡＩの電気的接続を良好にすることが行われ
る（シンタリング）。
以上説明した実施例において、第１段階ＡＩ膜４には、
１重量％のＳｉが含有されている。このＳｉの濃度は、
シンタリング、第２層間絶縁膜５の形成時に受ける処理
温度でのＳｉのＡｔに対する固溶度（０，３〜０．８重
量％）より高い為、基板２からＳｉがＡｌ膜４に拡散す
るのを防止できる。この点からして、第１段階ＡＩ膜４
のＳｉ濃度は、熱処理温度におけるＳｉの固溶度より十
分大きいことが必要である。具体的には、Ａｌ膜４は、
０．８〜２．０重量％程度のＳｉを含有していることが
望ましい。
１重量％のＳｉが含有されている。このＳｉの濃度は、
シンタリング、第２層間絶縁膜５の形成時に受ける処理
温度でのＳｉのＡｔに対する固溶度（０，３〜０．８重
量％）より高い為、基板２からＳｉがＡｌ膜４に拡散す
るのを防止できる。この点からして、第１段階ＡＩ膜４
のＳｉ濃度は、熱処理温度におけるＳｉの固溶度より十
分大きいことが必要である。具体的には、Ａｌ膜４は、
０．８〜２．０重量％程度のＳｉを含有していることが
望ましい。
０．８重量％未満であると、Ａｌ膜４の形成時、部分的
にｓＮ４度の低い個所が生じ、この部分で基板２からＳ
ｉがＡｔ膜４中に拡散し、その逆反応としてＡｌスパイ
クが生ずる虞が在るからである。一方、２．０重量％を
越えてＳｉが含有されると、熱処理時Ｓｉが析出しコン
タクトホール３のコンタクト抵抗が増大してしまうため
である。
にｓＮ４度の低い個所が生じ、この部分で基板２からＳ
ｉがＡｔ膜４中に拡散し、その逆反応としてＡｌスパイ
クが生ずる虞が在るからである。一方、２．０重量％を
越えてＳｉが含有されると、熱処理時Ｓｉが析出しコン
タクトホール３のコンタクト抵抗が増大してしまうため
である。
一方、第２段階Ａｌ膜５は、０．４重量％のＳｉを含有
している。この濃度は、熱処理温度におけるＳｉの固溶
度に大体等しく、且つ第１段階Ａｌ膜４のＳｉ濃度より
も低い値となっている。
している。この濃度は、熱処理温度におけるＳｉの固溶
度に大体等しく、且つ第１段階Ａｌ膜４のＳｉ濃度より
も低い値となっている。
この第２段階ＡＩ膜のＳｉ濃度が、第１段階のＡｌ膜の
それより低い値となっているのは、熱処理時、第１段階
のＡＩ膜４中に含有されているＳｉが、第２段階のＡｌ
膜５中に拡散し、ＡＩ膜４゜５の間でＳｉ濃度が平均化
されることにより、全体としてはＳｉ濃度が低下するた
め、熱処理の際、Ｓｉの析出を防止し、コンタクト抵抗
の増大を避けることが可能となるからである。この点か
ら、第２段階のＡｌ膜５中の５ｉｉ４度は第１段階のＡ
Ｉ膜５より低ければ良いが、その時の熱処理温度におけ
る固溶度またはそれ以下であることが望ましい。本実施
例では、０．３〜０．８重量％の５ｔｆｉ度であること
が好ましい。０．３重量％未満であると、Ａ！膜４の５
ｉｆｉ度が必要以上に少なくなり、その結果、基板２か
らＳｉが拡散し゛ζ前記アルミスパイク発生の虞がある
からである。−方、０．８重量％を越えてＳｉが含有さ
れていると、ＡＩ膜４．５中のＳｉ濃度が結果的に高く
なり、その結果Ｓｉの析出によるコンタクト抵抗の増大
が生ずるからである。
それより低い値となっているのは、熱処理時、第１段階
のＡＩ膜４中に含有されているＳｉが、第２段階のＡｌ
膜５中に拡散し、ＡＩ膜４゜５の間でＳｉ濃度が平均化
されることにより、全体としてはＳｉ濃度が低下するた
め、熱処理の際、Ｓｉの析出を防止し、コンタクト抵抗
の増大を避けることが可能となるからである。この点か
ら、第２段階のＡｌ膜５中の５ｉｉ４度は第１段階のＡ
Ｉ膜５より低ければ良いが、その時の熱処理温度におけ
る固溶度またはそれ以下であることが望ましい。本実施
例では、０．３〜０．８重量％の５ｔｆｉ度であること
が好ましい。０．３重量％未満であると、Ａ！膜４の５
ｉｆｉ度が必要以上に少なくなり、その結果、基板２か
らＳｉが拡散し゛ζ前記アルミスパイク発生の虞がある
からである。−方、０．８重量％を越えてＳｉが含有さ
れていると、ＡＩ膜４．５中のＳｉ濃度が結果的に高く
なり、その結果Ｓｉの析出によるコンタクト抵抗の増大
が生ずるからである。
次に、Ａｌ膜４，５の膜厚について考察する。
上記実施例において、第１段階Ａｌ膜４の膜厚は、全Ａ
Ｉ膜に対して２０％の厚さで形成されている。
Ｉ膜に対して２０％の厚さで形成されている。
ＡＩ膜４は、基板２からのＳｉの拡散を防止する機能を
果たしている為、この機能を果たす上で十分な厚さを有
すれば足りる。具体的には、２０〜５０％の厚さである
ことが好ましい。一方このＡＩ膜４の厚さから第２段階
Ａｌ膜５の厚さは、５０〜８０％であることが好ましい
。
果たしている為、この機能を果たす上で十分な厚さを有
すれば足りる。具体的には、２０〜５０％の厚さである
ことが好ましい。一方このＡＩ膜４の厚さから第２段階
Ａｌ膜５の厚さは、５０〜８０％であることが好ましい
。
次に、１．５μｍＸ１．５μｍのコンタクトホール３が
形成されたＳｉ基板に、１重量％のＳｉを含むＡＩを一
層で形成した比較例について、コンタクト抵抗を測定し
たところ、３０８Ωとなった。これに対し、同様に１．
５μｍＸ１．５μｍのコンタクトホール３が形成された
Ｓｉ基板に上記実施例に基づいてＡＩ膜を２層に形成し
た物についてコンタクト抵抗を測定したところ、３０Ω
となった。この実験結果から、本実施例によれば、コン
タクト抵抗が改善されていることが分かる。
形成されたＳｉ基板に、１重量％のＳｉを含むＡＩを一
層で形成した比較例について、コンタクト抵抗を測定し
たところ、３０８Ωとなった。これに対し、同様に１．
５μｍＸ１．５μｍのコンタクトホール３が形成された
Ｓｉ基板に上記実施例に基づいてＡＩ膜を２層に形成し
た物についてコンタクト抵抗を測定したところ、３０Ω
となった。この実験結果から、本実施例によれば、コン
タクト抵抗が改善されていることが分かる。
また、アルミスパイクの発生有無を、基板を横切断し顕
微鏡下で目視して調べたところ、アルミスパイクの発生
は観察されなかった。
微鏡下で目視して調べたところ、アルミスパイクの発生
は観察されなかった。
以上説明した実施例において、ＡＩ膜の形成を２段階に
行っているが、これに限定されず３段階以上でＡｌ膜を
形成することも可能である。この時第２段階以降のＡＩ
膜のＳｉ１度は、第１段階Ａｌ膜のＳｉ１度より低く形
成される。そして、第２．第３− と進むにしたがっ
て、順次Ｓｉ濃度を低くすることも可能である。
行っているが、これに限定されず３段階以上でＡｌ膜を
形成することも可能である。この時第２段階以降のＡＩ
膜のＳｉ１度は、第１段階Ａｌ膜のＳｉ１度より低く形
成される。そして、第２．第３− と進むにしたがっ
て、順次Ｓｉ濃度を低くすることも可能である。
上記実施例では、ＡＩ膜４．５の形成をスパッタリング
により行ったが、この他化学メツキ、ＣＶＤ、真空蒸着
により行うことも可能である。
により行ったが、この他化学メツキ、ＣＶＤ、真空蒸着
により行うことも可能である。
以上説明した本発明方法は、バイポーラ集積回路、ＭＯ
３集積回路等種々の半導体装置に適用することが可能で
ある。
３集積回路等種々の半導体装置に適用することが可能で
ある。
以上説明したように本発明に係る半導体装置の製造方法
によれば、Ａｌ膜を形成する工程は、Ｓｉ濃度の異なる
複数のＡＩ膜を順次形成する工程から成り、第１段階の
Ａｌ膜形成工程は、前記熱処理温度におけるＳｉ固溶度
よりも高い濃度のＳｉを含有するＡＩ膜を形成するもの
であり、次段階のＡＩ膜形成工程は、前記第１段階のＳ
ｉ１度よりも低い濃度のＳｉを含有するＡＩ膜を形成す
るものである為、Ｓｉ基板とＡｌ配線とのコンタクト抵
抗の増大を生ずることなくＡＩスパイクの発生を防止可
能な、半導体装置を提供することが出来る。
によれば、Ａｌ膜を形成する工程は、Ｓｉ濃度の異なる
複数のＡＩ膜を順次形成する工程から成り、第１段階の
Ａｌ膜形成工程は、前記熱処理温度におけるＳｉ固溶度
よりも高い濃度のＳｉを含有するＡＩ膜を形成するもの
であり、次段階のＡＩ膜形成工程は、前記第１段階のＳ
ｉ１度よりも低い濃度のＳｉを含有するＡＩ膜を形成す
るものである為、Ｓｉ基板とＡｌ配線とのコンタクト抵
抗の増大を生ずることなくＡＩスパイクの発生を防止可
能な、半導体装置を提供することが出来る。
第１図は、本発明の一実施例の工程を示す断面図である
。
。
Claims (1)
- （１）絶縁膜が形成されたＳｉ基板に開孔処理を行った
後、当該基板上にＳｉを含有したＡｌ膜を形成し、次い
で熱処理をして成る半導体装置の製造方法において、前
記Ａｌ膜を形成する工程は、Ｓｉ濃度の異なる複数のＡ
ｌ膜を順次形成する工程から成り、第１段階のＡｌ膜形
成工程は、前記熱処理温度におけるＳｉ固溶度よりも高
い濃度のＳｉを含有するＡｌ膜を形成するものであり、
次段階のＡｌ膜形成工程は、前記第１段階のＳｉ濃度よ
りも低い濃度のＳｉを含有するＡｌ膜を形成するもので
ある、ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506588A JPH02121329A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506588A JPH02121329A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02121329A true JPH02121329A (ja) | 1990-05-09 |
Family
ID=17550351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27506588A Pending JPH02121329A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02121329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722412A (ja) * | 1993-06-23 | 1995-01-24 | Nec Corp | 半導体装置のＡｌ電極配線構造 |
-
1988
- 1988-10-31 JP JP27506588A patent/JPH02121329A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722412A (ja) * | 1993-06-23 | 1995-01-24 | Nec Corp | 半導体装置のＡｌ電極配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JP2752548B2 (ja) | 半導体デバイスの製造方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| JP2819929B2 (ja) | 半導体装置およびその製造方法 | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPS62219921A (ja) | 半導体装置 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH0428233A (ja) | 半導体装置及びその製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPS5933253B2 (ja) | 半導体装置の電極形成方法 | |
| JPH03153024A (ja) | 半導体装置及びその製造方法 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| JPH02267940A (ja) | 半導体集積回路装置の配線とその製造方法 | |
| JPH06163545A (ja) | 半導体装置の配線構造及びその製造方法 | |
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPH01255220A (ja) | 半導体装置の製造方法 | |
| JPH05102156A (ja) | 半導体装置 |