JPH02121411A - パルス計数回路診断方法 - Google Patents
パルス計数回路診断方法Info
- Publication number
- JPH02121411A JPH02121411A JP63272940A JP27294088A JPH02121411A JP H02121411 A JPH02121411 A JP H02121411A JP 63272940 A JP63272940 A JP 63272940A JP 27294088 A JP27294088 A JP 27294088A JP H02121411 A JPH02121411 A JP H02121411A
- Authority
- JP
- Japan
- Prior art keywords
- pulse counting
- counting circuit
- count
- slave
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパルス計数回路の診断方法に関するものである
。
。
従来、パルス計数は、第３図に示すように、１個のパル
ス計数回路１で行なわれていた。しかし、このような構
成では、パルス計数回路で正常な計数が行なわれている
か否かのチエツクができなかった。
ス計数回路１で行なわれていた。しかし、このような構
成では、パルス計数回路で正常な計数が行なわれている
か否かのチエツクができなかった。
上述した不具合を是正するため、第１図に示すように、
主パルス計数回路２ａと従パルス計数回路２ｂを並列接
続したパルス計数回路が提案された。このパルス計数回
路においては、主パルス計数回路２ａからは所定の時間
間隔を置いてＣＡ １ｌ）ＣＡ（２）、 ・・＋、Ｃ
Ａ（ｎ−１）、ＣＡ（ｎ）の計数値が出力され、従パル
ス計数回路２ｂからも所定の時間間隔を置いて主パルス
計数回路２ａの出力と同時にＢＡ（１）、ＢＡ（２）、
・−＋、ＢＡ（ｎ４）、ＢＡ （ｎ）の計数値が出
力される。そして、計数値が出力される度に、主パルス
計数回路２ａからの計数値と従パルス計数回路２ｂから
の計数値との偏差値（以下「主従偏差値」という） Ｃ
Ａｆｌ）−Ｂ Ａ（１１゜ＣＡ（２）−ＢＡｔ２）、
・・・、ＣＡ（ｎ−１） −ＢＡ（ｎ−１）ＣＡ （
ｎ＞ −Ｂ Ａ （ｎ）が算出され、主従偏差値が規定
偏差値を越えたときにパルス計数回路は異常とみなされ
る。このように、上述のパルス計数回路診断方法におい
ては、パルス計数回路を二重化して両者の計数値を比較
することによって、パルス計数回路の異常診断を可能と
している。なお、正常時は、主パルス計数回路２ａの計
数増分累計値から積算値を得る。
主パルス計数回路２ａと従パルス計数回路２ｂを並列接
続したパルス計数回路が提案された。このパルス計数回
路においては、主パルス計数回路２ａからは所定の時間
間隔を置いてＣＡ １ｌ）ＣＡ（２）、 ・・＋、Ｃ
Ａ（ｎ−１）、ＣＡ（ｎ）の計数値が出力され、従パル
ス計数回路２ｂからも所定の時間間隔を置いて主パルス
計数回路２ａの出力と同時にＢＡ（１）、ＢＡ（２）、
・−＋、ＢＡ（ｎ４）、ＢＡ （ｎ）の計数値が出
力される。そして、計数値が出力される度に、主パルス
計数回路２ａからの計数値と従パルス計数回路２ｂから
の計数値との偏差値（以下「主従偏差値」という） Ｃ
Ａｆｌ）−Ｂ Ａ（１１゜ＣＡ（２）−ＢＡｔ２）、
・・・、ＣＡ（ｎ−１） −ＢＡ（ｎ−１）ＣＡ （
ｎ＞ −Ｂ Ａ （ｎ）が算出され、主従偏差値が規定
偏差値を越えたときにパルス計数回路は異常とみなされ
る。このように、上述のパルス計数回路診断方法におい
ては、パルス計数回路を二重化して両者の計数値を比較
することによって、パルス計数回路の異常診断を可能と
している。なお、正常時は、主パルス計数回路２ａの計
数増分累計値から積算値を得る。
しかし、この方法においては、パルス計数回路が動作を
開始したときにのみ２つのパルス計数回路（主、従のパ
ルス計数回路）の計数値が初期化されて同一の値にされ
るので、不完全なパルス信号、外来ノイズなど外的要因
で過渡的に規定偏差値以内の主従偏差値が発生したとき
、主従偏差値が累積増大して行き、ついには規定偏差値
を越えて異常と判断される可能性がある。すなわち、パ
ルス計数回路が異常でなくても、異常と判断される可能
性がある。
開始したときにのみ２つのパルス計数回路（主、従のパ
ルス計数回路）の計数値が初期化されて同一の値にされ
るので、不完全なパルス信号、外来ノイズなど外的要因
で過渡的に規定偏差値以内の主従偏差値が発生したとき
、主従偏差値が累積増大して行き、ついには規定偏差値
を越えて異常と判断される可能性がある。すなわち、パ
ルス計数回路が異常でなくても、異常と判断される可能
性がある。
このような課題を解決するために本発明は、並列接続さ
れた主パルス計数回路と従パルス計数回路によりパルス
信号を同時計数し、主パルス計数回路と従パルス計数回
路の計数増分値間の偏差が規定偏差値より大きいときパ
ルス計数回路が異常であると判定するようにしたもので
ある。
れた主パルス計数回路と従パルス計数回路によりパルス
信号を同時計数し、主パルス計数回路と従パルス計数回
路の計数増分値間の偏差が規定偏差値より大きいときパ
ルス計数回路が異常であると判定するようにしたもので
ある。
本発明によるパルス計数回路診断方法においては、主パ
ルス計数回路と従パルス計数回路の計数増分値間の偏差
が規定偏差値と比較される。
ルス計数回路と従パルス計数回路の計数増分値間の偏差
が規定偏差値と比較される。
本発明によるパルス計数回路診断方法の一実施例を第１
図を用いて説明する。出力端子Ｔ２およびＴ３からは、
従来の技術の項で述べたように、ＣＡ（１）、ＣＡ（２
）、 ・・・、ＣＡ（ｎ−１）、ＣＡ（ｎｌおよびＢ
Ａ（１）、ＢＡ（２１，・・・、ＢＡ（ｎ−１）、ＢＡ
（ｎｌの計数値が出力される。ＣＡ（ｎｌ、ＢＡ［＋１
１を今回計数値、ＣＡ （ｎ−１） 、 Ｂ Ａ （ｎ
−１）を前回計数値とすれば、ＣＡ （ｎ） −ＣＡ
（ｎ−１）は主パルス計数回路２ａの計数増分値（以下
「主計数増分値」という）、Ｂ Ａ （ｎ） −Ｂ Ａ
（ｎ−１）は従パルス計数回路２ｂの計数増分値（以
下「従計数増分値」という）となる。
図を用いて説明する。出力端子Ｔ２およびＴ３からは、
従来の技術の項で述べたように、ＣＡ（１）、ＣＡ（２
）、 ・・・、ＣＡ（ｎ−１）、ＣＡ（ｎｌおよびＢ
Ａ（１）、ＢＡ（２１，・・・、ＢＡ（ｎ−１）、ＢＡ
（ｎｌの計数値が出力される。ＣＡ（ｎｌ、ＢＡ［＋１
１を今回計数値、ＣＡ （ｎ−１） 、 Ｂ Ａ （ｎ
−１）を前回計数値とすれば、ＣＡ （ｎ） −ＣＡ
（ｎ−１）は主パルス計数回路２ａの計数増分値（以下
「主計数増分値」という）、Ｂ Ａ （ｎ） −Ｂ Ａ
（ｎ−１）は従パルス計数回路２ｂの計数増分値（以
下「従計数増分値」という）となる。
上記主計数増分値と従計数増分値との偏差値（以下「主
従計数増分偏差値」という）を規定偏差値と比較してパ
ルス計数回路が異常か否かを判断する。なお、正常時は
主パルス計数回路の計数増分累計値から積算値を得る。
従計数増分偏差値」という）を規定偏差値と比較してパ
ルス計数回路が異常か否かを判断する。なお、正常時は
主パルス計数回路の計数増分累計値から積算値を得る。
上述した方法においては、累積増加して行くことのない
主従計数増分偏差値を利用するので、パルス計数回路が
異常でなくても異常と判定してしまうというようなこと
はなくなる。
主従計数増分偏差値を利用するので、パルス計数回路が
異常でなくても異常と判定してしまうというようなこと
はなくなる。
上記方法においては、主、従計数増分値を使用した場合
を示したが、主、従計数値を使用しても同様の効果を生
じる方法を第２の実施例として次に示す。この方法は、
次の（１）、 （２１式を利用するものである。
を示したが、主、従計数値を使用しても同様の効果を生
じる方法を第２の実施例として次に示す。この方法は、
次の（１）、 （２１式を利用するものである。
ＣＡ ｆｎ） ＝ ＣＡ （ｎ−１）十主計数増分値・
・・・（１）Ｂ Ａ （ｎｌ ＝ ＣＡ （ｎ−１）十
従計数増分値・−−−＋２１すなわち、従パルス計数回
路２ｂの今回計数値ＢＡ （ｎｌの算出にＢ Ａ （ｎ
−１）ではな（ＣＡ （ｎ−１）を利用するものである
。この場合の主従偏差値ＣＡ （ｎ）−Ｂ Ａ （ｎｌ
は、ＣＡ （ｒｌｌ −Ｂ Ａ （ｎ） ＝主計数増分
値−従計数増分値となり、結局、主従計数増分偏差値を
求めていることになる。上記計数値ＣＡ （ｎ−１）は
第１図に示す信号線りを介して主パルス計数回路２ａか
ら従パルス計数回路２ｂに取り込まれる。
・・・（１）Ｂ Ａ （ｎｌ ＝ ＣＡ （ｎ−１）十
従計数増分値・−−−＋２１すなわち、従パルス計数回
路２ｂの今回計数値ＢＡ （ｎｌの算出にＢ Ａ （ｎ
−１）ではな（ＣＡ （ｎ−１）を利用するものである
。この場合の主従偏差値ＣＡ （ｎ）−Ｂ Ａ （ｎｌ
は、ＣＡ （ｒｌｌ −Ｂ Ａ （ｎ） ＝主計数増分
値−従計数増分値となり、結局、主従計数増分偏差値を
求めていることになる。上記計数値ＣＡ （ｎ−１）は
第１図に示す信号線りを介して主パルス計数回路２ａか
ら従パルス計数回路２ｂに取り込まれる。
この場合、計数値ＣＡ （ｎ−１）は、主パルス計数回
路２ａから出力されるときに取り込んで従パルス計数回
路２ｂで保持してもよく、また、主パルス計数回路２ａ
で保持したものを（２）式の演算時に取り込んでもよい
。
路２ａから出力されるときに取り込んで従パルス計数回
路２ｂで保持してもよく、また、主パルス計数回路２ａ
で保持したものを（２）式の演算時に取り込んでもよい
。
次に、本発明の第３の実施例を第２図を用いて説明する
。同図において、３．４は主、従のパルスカウント入力
装置、３ａ、４ａは主パルス計数回路、３ｂ、４ｂは従
パルス計数回路、３Ｃ１４Ｃは計数比較回路、５はシス
テムデジタルバスである。この実施例は、第１図と比較
して、計数比較回路３ｃ、４ｃを有し、しかもパルスカ
ウント入力装置が主装置３と従装置４の冗長構成となっ
ている点が異なる。このような構成とすることによって
、一方のパルスカウント入力装置が異常となっても、他
方のパルスカウント入力装置を使用することができ、全
体システムが停止することがないという効果がある。な
お、計数比較回路３Ｃ４Ｃの機能はシステムデジタルバ
ス５を介したｃｐｕ ＜図示せず）に持たせてもよい。
。同図において、３．４は主、従のパルスカウント入力
装置、３ａ、４ａは主パルス計数回路、３ｂ、４ｂは従
パルス計数回路、３Ｃ１４Ｃは計数比較回路、５はシス
テムデジタルバスである。この実施例は、第１図と比較
して、計数比較回路３ｃ、４ｃを有し、しかもパルスカ
ウント入力装置が主装置３と従装置４の冗長構成となっ
ている点が異なる。このような構成とすることによって
、一方のパルスカウント入力装置が異常となっても、他
方のパルスカウント入力装置を使用することができ、全
体システムが停止することがないという効果がある。な
お、計数比較回路３Ｃ４Ｃの機能はシステムデジタルバ
ス５を介したｃｐｕ ＜図示せず）に持たせてもよい。
以上説明したように本発明は、パルス信号を主、従パル
ス計数回路により同時計数し、主従計数増分偏差値が規
定偏差値より大きいときパルス計数回路が異常であると
判定することにより、主従計数増分偏差値は従来使用し
ていた主従偏差値のように累積増加して行くことがない
ので、異常でないパルス計数回路を異常と判定する不具
合を是正できる効果がある。
ス計数回路により同時計数し、主従計数増分偏差値が規
定偏差値より大きいときパルス計数回路が異常であると
判定することにより、主従計数増分偏差値は従来使用し
ていた主従偏差値のように累積増加して行くことがない
ので、異常でないパルス計数回路を異常と判定する不具
合を是正できる効果がある。
第１図は従来のパルス計数回路診断方法および本発明に
よるパルス計数回路診断方法を説明するための系統図、
第２図は従来のパルス計数回路診断方法を説明するため
の系統図、第３図は本発明の第２の実施例を説明するた
めの系統図である。 ２ａ・・・主パルス計数回路、２ｂ・・・従パルス計数
回路、Ｔｌ・・・入力端子、Ｔ２．Ｔ３・・・出力端子
。
よるパルス計数回路診断方法を説明するための系統図、
第２図は従来のパルス計数回路診断方法を説明するため
の系統図、第３図は本発明の第２の実施例を説明するた
めの系統図である。 ２ａ・・・主パルス計数回路、２ｂ・・・従パルス計数
回路、Ｔｌ・・・入力端子、Ｔ２．Ｔ３・・・出力端子
。
Claims (1)
- 並列接続された主パルス計数回路と従パルス計数回路
によりパルス信号を同時計数し、前記主パルス計数回路
と従パルス計数回路の計数増分値間の偏差が規定偏差値
より大きいときパルス計数回路が異常であると判定する
パルス計数回路診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272940A JPH0767081B2 (ja) | 1988-10-31 | 1988-10-31 | パルス計数回路診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272940A JPH0767081B2 (ja) | 1988-10-31 | 1988-10-31 | パルス計数回路診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121411A true JPH02121411A (ja) | 1990-05-09 |
| JPH0767081B2 JPH0767081B2 (ja) | 1995-07-19 |
Family
ID=17520887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272940A Expired - Fee Related JPH0767081B2 (ja) | 1988-10-31 | 1988-10-31 | パルス計数回路診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767081B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321651B2 (en) * | 2004-11-12 | 2008-01-22 | International Business Machines Corporation | High frequency circuit capable of error detection and correction of code patterns running at full speed |
| JP2015036820A (ja) * | 2013-08-09 | 2015-02-23 | 日本信号株式会社 | ２重系照合装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123322A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | カウンタの二重チエツク方式 |
| JPS61103796U (ja) * | 1984-12-11 | 1986-07-02 |
-
1988
- 1988-10-31 JP JP63272940A patent/JPH0767081B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123322A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | カウンタの二重チエツク方式 |
| JPS61103796U (ja) * | 1984-12-11 | 1986-07-02 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321651B2 (en) * | 2004-11-12 | 2008-01-22 | International Business Machines Corporation | High frequency circuit capable of error detection and correction of code patterns running at full speed |
| JP2015036820A (ja) * | 2013-08-09 | 2015-02-23 | 日本信号株式会社 | ２重系照合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767081B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10684903B2 (en) | Apparatus and operating method for monitoring micro controller unit having multi-core | |
| US5504737A (en) | Monitoring multiplex transmission system having a respective controller for each of a number of transmission devices in the system | |
| JPH05276171A (ja) | 通信制御装置 | |
| JPH02121411A (ja) | パルス計数回路診断方法 | |
| US5062072A (en) | Input management circuit particularly for a programmable automation | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JP2819898B2 (ja) | 通信装置のための監視回路 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
| JP3095407B2 (ja) | 多重分離装置 | |
| JPH0628054A (ja) | 異常監視回路 | |
| JPH0554914B2 (ja) | ||
| JPS6246020B2 (ja) | ||
| JP3389679B2 (ja) | 指定パターンデータブロック計数回路 | |
| JPH02166846A (ja) | マルチフレーム検出回路 | |
| SU1192139A1 (ru) | Счетное устройство с исправлением сбоев (его варианты) | |
| JPS6257051A (ja) | 多重系の相互同期方法 | |
| JPH04275733A (ja) | チャネルアラーム検出装置 | |
| JPH11250791A (ja) | 遅延装置 | |
| JPH0310130B2 (ja) | ||
| JPS62200432A (ja) | 複数のコンピユ−タを有するコンピユ−タ装置 | |
| JPH04320538A (ja) | 障害監視方式 | |
| JPH04160918A (ja) | クロック障害検出回路 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JPS62150178A (ja) | 多点デジタル出力回路診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |