JPH04160918A - クロック障害検出回路 - Google Patents
クロック障害検出回路Info
- Publication number
- JPH04160918A JPH04160918A JP28884690A JP28884690A JPH04160918A JP H04160918 A JPH04160918 A JP H04160918A JP 28884690 A JP28884690 A JP 28884690A JP 28884690 A JP28884690 A JP 28884690A JP H04160918 A JPH04160918 A JP H04160918A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- time
- clock
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタロツク障害検出回路に関する。
従来のクロック障害検出回路は、主に、第６図に示すよ
うなマルチバイブレータを使用した形式の回路が多く用
いられていた。この回路は、まず、端子Ｊに動作信号を
与え、以後、端子Ｋにクロック信号を入力して一定時間
ごとに起動し、常に端子りのレベルを正常を示すレベル
に保持する。このとき、マルチバイブレータの保持時間
は、外付けのコンデンサＣおよび抵抗Ｒの値（以下外付
定数と記す）で決まるものである。端子Ｋに入力される
クロック信号の周期が、この外付定数で決まるマルチバ
イブレータの保持時間よりも長い場合には、正常状態を
保持できず、端子りのレベルが変化し、障害を検出し、
表示するようになっている。
うなマルチバイブレータを使用した形式の回路が多く用
いられていた。この回路は、まず、端子Ｊに動作信号を
与え、以後、端子Ｋにクロック信号を入力して一定時間
ごとに起動し、常に端子りのレベルを正常を示すレベル
に保持する。このとき、マルチバイブレータの保持時間
は、外付けのコンデンサＣおよび抵抗Ｒの値（以下外付
定数と記す）で決まるものである。端子Ｋに入力される
クロック信号の周期が、この外付定数で決まるマルチバ
イブレータの保持時間よりも長い場合には、正常状態を
保持できず、端子りのレベルが変化し、障害を検出し、
表示するようになっている。
次に、クロック信号の代表的な４種類の障害時の動作に
ついて説明する。
ついて説明する。
第７図の動作図は、タロツク信号が論理レベル“０”で
スタックし、次の信号が出てこない場合を示している。
スタックし、次の信号が出てこない場合を示している。
端子Ｊに動作信号を与え動作状態とし、時刻ｐで端子に
は最初の入力を受は起動されると、端子りの出力は立上
り、以後は端子Ｋにクロック信号を受信し続ける限り正
常状態を保持する。ここで、時刻ｑで最後のクロック信
号を受信した後、外付定数で指定された出力時間幅経過
しても端子Ｋにクロック信号を受信しない場合には、時
刻ｒの時点で端子りの出力は立下り、クロック信号の障
害を検出する。
は最初の入力を受は起動されると、端子りの出力は立上
り、以後は端子Ｋにクロック信号を受信し続ける限り正
常状態を保持する。ここで、時刻ｑで最後のクロック信
号を受信した後、外付定数で指定された出力時間幅経過
しても端子Ｋにクロック信号を受信しない場合には、時
刻ｒの時点で端子りの出力は立下り、クロック信号の障
害を検出する。
第８図の動作図は、クロック信号が論理レベル“１″で
スタックし、次の信号まで立上りの状態のままである場
合を示している。この場合も、時刻Ｓで最後のクロック
信号を受信した後、外付定数で指定された出力時間幅経
過しても端子Ｋにクロック信号を受信しない場合には、
時刻ｔの時点で端子りの出力は立下り、クロック信号の
障害を検出する。
スタックし、次の信号まで立上りの状態のままである場
合を示している。この場合も、時刻Ｓで最後のクロック
信号を受信した後、外付定数で指定された出力時間幅経
過しても端子Ｋにクロック信号を受信しない場合には、
時刻ｔの時点で端子りの出力は立下り、クロック信号の
障害を検出する。
第９図の動作図は、クロック信号のデユーティ障害時お
よび同期幅障害時の動作を示している。
よび同期幅障害時の動作を示している。
第６図での動作と同様に動作している最中に、時刻Ｕか
ら時刻Ｖおよび時刻Ｗから時刻Ｘの間でデユーティ障害
が発生しても、周期幅が正常であれば時刻Ｖおよび時刻
Ｘで端子Ｋにクロック信号を受信するので、端子りの出
力は変化せず、障害として検出することは不可能である
。また、時刻ｙから時刻Ｚおよび時刻Ｚから時刻ａａの
間で周期幅障害が発生しても、この周期幅が第６図に示
すマルチバイブレータの外付定数で指定された保持時間
以内であれば、端子りの出力は変化せず、障害として検
出することは不可能である。
ら時刻Ｖおよび時刻Ｗから時刻Ｘの間でデユーティ障害
が発生しても、周期幅が正常であれば時刻Ｖおよび時刻
Ｘで端子Ｋにクロック信号を受信するので、端子りの出
力は変化せず、障害として検出することは不可能である
。また、時刻ｙから時刻Ｚおよび時刻Ｚから時刻ａａの
間で周期幅障害が発生しても、この周期幅が第６図に示
すマルチバイブレータの外付定数で指定された保持時間
以内であれば、端子りの出力は変化せず、障害として検
出することは不可能である。
第１０図の動作図は、クロック信号の間欠障害時の動作
を示している。
を示している。
間欠障害が生じると、周期異常として障害検出し時刻ａ
ｂの時点で端子りの出力は立下り、時刻ａｃの時点で再
度立上る。このとき、時刻ａｂと時刻ａｃとの時間幅が
、障害検出信号の受信素子の仕様を満足していない場合
には、障害として検出することは不可能である。
ｂの時点で端子りの出力は立下り、時刻ａｃの時点で再
度立上る。このとき、時刻ａｂと時刻ａｃとの時間幅が
、障害検出信号の受信素子の仕様を満足していない場合
には、障害として検出することは不可能である。
上述した従来のクロック障害検出回路は、障害検出のた
めの基準を、マルチバイブレータの外付定数で指定され
た保持時間とし、この保持時間以内に、入力端子の電位
変化を検出するが否がで判定しているので、デユーティ
障害および同期幅障害発生時に検出できないことがある
という問題点がある。また、クロック障害検出回路に使
用するマルチバイブレータは、外付けのコンデンサＣお
よび抵抗Ｒの値を調整する必要があるアナログ回路であ
り、他の回路はディジタル回路であることを考慮すると
調整が煩雑であるという問題点もある。
めの基準を、マルチバイブレータの外付定数で指定され
た保持時間とし、この保持時間以内に、入力端子の電位
変化を検出するが否がで判定しているので、デユーティ
障害および同期幅障害発生時に検出できないことがある
という問題点がある。また、クロック障害検出回路に使
用するマルチバイブレータは、外付けのコンデンサＣお
よび抵抗Ｒの値を調整する必要があるアナログ回路であ
り、他の回路はディジタル回路であることを考慮すると
調整が煩雑であるという問題点もある。
本発明の目的は、構成素子として調整の不要なディジタ
ル回路のみを使用し、どのようなデユーティ障害および
周期幅障害も検出することができるクロック障害検出回
路を提供することにある。
ル回路のみを使用し、どのようなデユーティ障害および
周期幅障害も検出することができるクロック障害検出回
路を提供することにある。
本発明のクロック障害検出回路は、被検査クロック信号
を受信しそれぞれが前記被検査クロック信号に同期しか
つ相互に前記被検査クロック信号の周期のほぼ２分の１
周期分の時間差のある２種類の遅延信号を出力する遅延
手段と、前記２種類の遅延信号をそれぞれクロック信号
とし前記被検査クロック信号を入力信号とする２組の状
態保持手段と、前記２組の状態保持手段の出力の中のい
ずれか一つが状態変化しても異常として検出し外部に警
報を出力する異常検出手段とを備える構成である。
を受信しそれぞれが前記被検査クロック信号に同期しか
つ相互に前記被検査クロック信号の周期のほぼ２分の１
周期分の時間差のある２種類の遅延信号を出力する遅延
手段と、前記２種類の遅延信号をそれぞれクロック信号
とし前記被検査クロック信号を入力信号とする２組の状
態保持手段と、前記２組の状態保持手段の出力の中のい
ずれか一つが状態変化しても異常として検出し外部に警
報を出力する異常検出手段とを備える構成である。
本発明のクロック障害検出回路は、前記状態保持手段が
フリップフロップであってもよい。
フリップフロップであってもよい。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
被検査クロック信号を入力する端子Ａに接続する遅延回
路部１は、被検査クロック信号の周期のほぼ２分の１周
期分の時間差のある２種類の遅延信号Ｃ，Ｄを出力する
。状態保持部２は、被検査クロック信号と遅延信号Ｃ，
Ｄとを受信し、２組のフリップフロップ回路を用いて、
遅延信号Ｃ１Ｄの論理レベル゛Ｏ°゛から“°１”の変
化点で被検査クロック信号の状態を保持し、状態信号Ｅ
は論理レベルの状態を反転し、状態信号Ｆはそのままと
して出力する。異常検出部３は、状態信号Ｅ。
路部１は、被検査クロック信号の周期のほぼ２分の１周
期分の時間差のある２種類の遅延信号Ｃ，Ｄを出力する
。状態保持部２は、被検査クロック信号と遅延信号Ｃ，
Ｄとを受信し、２組のフリップフロップ回路を用いて、
遅延信号Ｃ１Ｄの論理レベル゛Ｏ°゛から“°１”の変
化点で被検査クロック信号の状態を保持し、状態信号Ｅ
は論理レベルの状態を反転し、状態信号Ｆはそのままと
して出力する。異常検出部３は、状態信号Ｅ。
Ｆを受信し、いずれか一方でも異常状態、すなわち論理
レベル“０”を示すと端子Ｂに警報信号を出力する。
レベル“０”を示すと端子Ｂに警報信号を出力する。
次に、被検査クロック信号の代表的な４種類の障害時の
動作について説明する。
動作について説明する。
第２図の動作図は、被検査クロック信号が論理レベル“
０″でスタックし、次の信号が出てこない場合を示して
いる。
０″でスタックし、次の信号が出てこない場合を示して
いる。
被検査クロック信号が、時刻ａで論理レベル゛Ｏ”から
１”に変化したことを受けて、遅延回路部１は、３分の
４周期遅れた時刻すで遅延信号Ｃを、５分の４周期遅れ
た時刻Ｃで遅延信号りを出力する。状態保持部２は、時
刻す、ｃで遅延信号Ｃ，Ｄを受信して、それぞれ被検査
クロック信号の論理レベルの状態を保持し、それぞれ状
態信号Ｅ、Ｆとして出力する。この動作を、被検査クロ
ック信号を受信するたびに繰返す。時刻ｄになって、本
来出力されるはずの被検査クロック信号が論理レベル“
０”でスタックしたとする。
１”に変化したことを受けて、遅延回路部１は、３分の
４周期遅れた時刻すで遅延信号Ｃを、５分の４周期遅れ
た時刻Ｃで遅延信号りを出力する。状態保持部２は、時
刻す、ｃで遅延信号Ｃ，Ｄを受信して、それぞれ被検査
クロック信号の論理レベルの状態を保持し、それぞれ状
態信号Ｅ、Ｆとして出力する。この動作を、被検査クロ
ック信号を受信するたびに繰返す。時刻ｄになって、本
来出力されるはずの被検査クロック信号が論理レベル“
０”でスタックしたとする。
このスタック状態を、状態保持部２が、時刻ｅで１周期
前の被検査クロック信号の遅延信号りを用いて保持し、
状態信号Ｆを論理レベル“１”から“°０”に変化させ
、これを受けた異常検出部３は、端子Ｂに警報信号を出
力する。
前の被検査クロック信号の遅延信号りを用いて保持し、
状態信号Ｆを論理レベル“１”から“°０”に変化させ
、これを受けた異常検出部３は、端子Ｂに警報信号を出
力する。
第３図の動作図は、被検査クロック信号が論理レベル°
″１”でスタックし、次の信号まで立上りの状態のまま
である場合を示している。
″１”でスタックし、次の信号まで立上りの状態のまま
である場合を示している。
被検査クロック信号が正常な状態での各回路の動作は、
第２図で説明したものと同一である。このとき、時刻ｆ
になって、本来立下るはずの被検査クロック信号が論理
レベル゛１′°でスタックしたとする。このスタック状
態を、状態保持部２が、時刻ｇで１周期前の被検査クロ
ック信号の遅延信号Ｃを用いて保持し、状態信号Ｅを論
理レベル“１パから０”に変化させ、これを受けた異常
検出部３は、端子Ｂに警報信号を出力する。
第２図で説明したものと同一である。このとき、時刻ｆ
になって、本来立下るはずの被検査クロック信号が論理
レベル゛１′°でスタックしたとする。このスタック状
態を、状態保持部２が、時刻ｇで１周期前の被検査クロ
ック信号の遅延信号Ｃを用いて保持し、状態信号Ｅを論
理レベル“１パから０”に変化させ、これを受けた異常
検出部３は、端子Ｂに警報信号を出力する。
第４図の動作図は、被検査クロック信号のデユーティ障
害時の動作を示している。
害時の動作を示している。
時刻りになって、被検査クロック信号の論理レベル“０
°′の比率が多くなったとする。このデユーティ障害状
態を、状態保持部２が、時刻ｉで１周期前の被検査クロ
ック信号の遅延信号りを用いて保持し、状態信号Ｆをク
ロック信号の１周期分だけ論理レベル“１”から“０”
に変化させ、これを受けた異常検出部３は、端子Ｂに警
報信号を出力する。同様に、時刻ｊになって、被検査ク
ロック信号の論理レベル“１”の比率が多くなったとす
る。このデユーティ障害状態を、状態保持部２が、時刻
にで１周期前の被検査クロック信号の遅延信号Ｃを用い
て保持し、状態信号Ｅをクロック信号の１周期分だけ論
理レベル“１”から“０”に変化させ、これを受けた異
常検出部３は、端子Ｂに警報信号を出力する。
°′の比率が多くなったとする。このデユーティ障害状
態を、状態保持部２が、時刻ｉで１周期前の被検査クロ
ック信号の遅延信号りを用いて保持し、状態信号Ｆをク
ロック信号の１周期分だけ論理レベル“１”から“０”
に変化させ、これを受けた異常検出部３は、端子Ｂに警
報信号を出力する。同様に、時刻ｊになって、被検査ク
ロック信号の論理レベル“１”の比率が多くなったとす
る。このデユーティ障害状態を、状態保持部２が、時刻
にで１周期前の被検査クロック信号の遅延信号Ｃを用い
て保持し、状態信号Ｅをクロック信号の１周期分だけ論
理レベル“１”から“０”に変化させ、これを受けた異
常検出部３は、端子Ｂに警報信号を出力する。
第５図の動作図は、クロック信号の同期幅障害時の動作
を示している。
を示している。
時刻ｌから始まる被検査クロック信号の１周期が、間欠
障害等の原因で同期幅異常を発生したとする。この同期
幅障害は、先に説明した被検査クロック信号が論理レベ
ル“Ｏ”でスタックした場合と同様で、状態保持部２が
、時刻ｍで間欠障害とおぼしき被検査クロック信号の遅
延信号りを用いて保持し、状態信号Ｆをクロック信号の
１周期分だけ論理レベル“１”から“０”に変化させ、
これを受けた異常検出部３は、端子Ｂに警報信号を出力
する。同様に、時刻ｎになって、被検査クロック信号の
周期が長くなったとする。この同期幅障害を、状態保持
部２が、時刻Ｏで同期幅障害とおぼしき被検査クロック
信号の遅延信号Ｃを用いて保持し、状態信号Ｅをクロッ
ク信号の１周期分だけ論理レベル“１”から“０”に変
化させ、これを受けた異常検出部３は、端子Ｂに警報信
号を出力する。
障害等の原因で同期幅異常を発生したとする。この同期
幅障害は、先に説明した被検査クロック信号が論理レベ
ル“Ｏ”でスタックした場合と同様で、状態保持部２が
、時刻ｍで間欠障害とおぼしき被検査クロック信号の遅
延信号りを用いて保持し、状態信号Ｆをクロック信号の
１周期分だけ論理レベル“１”から“０”に変化させ、
これを受けた異常検出部３は、端子Ｂに警報信号を出力
する。同様に、時刻ｎになって、被検査クロック信号の
周期が長くなったとする。この同期幅障害を、状態保持
部２が、時刻Ｏで同期幅障害とおぼしき被検査クロック
信号の遅延信号Ｃを用いて保持し、状態信号Ｅをクロッ
ク信号の１周期分だけ論理レベル“１”から“０”に変
化させ、これを受けた異常検出部３は、端子Ｂに警報信
号を出力する。
以上説明したように、本発明は、被検査クロック信号に
同期しかつ相互に被検査クロック信号の周期のほぼ２分
の１周期分の時間差のある２種類の遅延信号を出力する
遅延手段と、この２種類の遅延信号をそれぞれクロック
信号とし被検査クロック信号を入力信号とする２組の状
態保持手段と、この２組の状態保持手段の出力の中のい
ずれか一つが状態変化しても異常として検出し外部に警
報を出力する異常検出手段とを設けることにより、構成
素子として調整の不要なディジタル回路のみで構成可能
で、どのようなデユーティ障害および同期幅障害も検出
することができるという効果が有る。
同期しかつ相互に被検査クロック信号の周期のほぼ２分
の１周期分の時間差のある２種類の遅延信号を出力する
遅延手段と、この２種類の遅延信号をそれぞれクロック
信号とし被検査クロック信号を入力信号とする２組の状
態保持手段と、この２組の状態保持手段の出力の中のい
ずれか一つが状態変化しても異常として検出し外部に警
報を出力する異常検出手段とを設けることにより、構成
素子として調整の不要なディジタル回路のみで構成可能
で、どのようなデユーティ障害および同期幅障害も検出
することができるという効果が有る。
第１図は本発明の一実施例のブロック図、第２図は被検
査クロック信号が論理レベル“０”でスタックした場合
の動作図、第３図は被検査クロック信号が論理レベル“
１”でスタックした場合の動作図、第４図は被検査クロ
ック信号のデユーデイ障害時の動作図、第５図クロック
信号の同期幅障害時の動作図、第６図は従来のクロック
障害検出回路の回路図、第７図は従来のクロック障害検
出回路のクロック信号が論理レベル゛０′°でスタック
した場合の動作図、第８図は従来のクロック障害検出回
路のクロック信号が論理レベル“１”でスタックした場
合の動作図、第９図は従来のクロック障害検出回路のク
ロック信号がデユーティ障害および同期幅障害を発生し
た場合の動作図、第１０図は従来のタロツク障害検出回
路のタロツク信号が間欠障害を発生した場合の動作図で
ある。 １・・・・・・遅延回路部、２・・・・・・状態保持部
、３・・・・・・異常検出部、Ａ、Ｂ・・・・・・端子
、Ｃ，Ｄ・・・・・・遅延信号、Ｅ、Ｆ・・・・・・状
態信号。 代理人 弁理士 内 原 音 売Ｔ［Ｄ ７Ｎ”Ｊ’２９ Ｕ’Ｔｉ１Ｎ？Ｕｒ−ｆ＋Ｔ’ｔ’ｔ
、ｑ）○ｍ
査クロック信号が論理レベル“０”でスタックした場合
の動作図、第３図は被検査クロック信号が論理レベル“
１”でスタックした場合の動作図、第４図は被検査クロ
ック信号のデユーデイ障害時の動作図、第５図クロック
信号の同期幅障害時の動作図、第６図は従来のクロック
障害検出回路の回路図、第７図は従来のクロック障害検
出回路のクロック信号が論理レベル゛０′°でスタック
した場合の動作図、第８図は従来のクロック障害検出回
路のクロック信号が論理レベル“１”でスタックした場
合の動作図、第９図は従来のクロック障害検出回路のク
ロック信号がデユーティ障害および同期幅障害を発生し
た場合の動作図、第１０図は従来のタロツク障害検出回
路のタロツク信号が間欠障害を発生した場合の動作図で
ある。 １・・・・・・遅延回路部、２・・・・・・状態保持部
、３・・・・・・異常検出部、Ａ、Ｂ・・・・・・端子
、Ｃ，Ｄ・・・・・・遅延信号、Ｅ、Ｆ・・・・・・状
態信号。 代理人 弁理士 内 原 音 売Ｔ［Ｄ ７Ｎ”Ｊ’２９ Ｕ’Ｔｉ１Ｎ？Ｕｒ−ｆ＋Ｔ’ｔ’ｔ
、ｑ）○ｍ
Claims (1)
- 【特許請求の範囲】 １、被検査クロック信号を受信しそれぞれが前記被検査
クロック信号に同期しかつ相互に前記被検査クロック信
号の周期のほぼ２分の１周期分の時間差のある２種類の
遅延信号を出力する遅延手段と、前記２種類の遅延信号
をそれぞれクロック信号とし前記被検査クロック信号を
入力信号とする２組の状態保持手段と、前記２組の状態
保持手段の出力の中のいずれか一つが状態変化しても異
常として検出し外部に警報を出力する異常検出手段とを
備えることを特徴とするクロック障害検出回路。 ２、前記状態保持手段がフリップフロップから成ること
を特徴とする請求項１記載のクロック障害検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28884690A JPH04160918A (ja) | 1990-10-25 | 1990-10-25 | クロック障害検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28884690A JPH04160918A (ja) | 1990-10-25 | 1990-10-25 | クロック障害検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160918A true JPH04160918A (ja) | 1992-06-04 |
Family
ID=17735507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28884690A Pending JPH04160918A (ja) | 1990-10-25 | 1990-10-25 | クロック障害検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069143A (ko) * | 2001-02-23 | 2002-08-29 | 닛본 덴기 가부시끼가이샤 | 클록 신호 주기 이상의 검출 |
-
1990
- 1990-10-25 JP JP28884690A patent/JPH04160918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069143A (ko) * | 2001-02-23 | 2002-08-29 | 닛본 덴기 가부시끼가이샤 | 클록 신호 주기 이상의 검출 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JPH04160918A (ja) | クロック障害検出回路 | |
| US6195769B1 (en) | Failsafe asynchronous data transfer corruption indicator | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JPH01220557A (ja) | クロックダウン検出回路 | |
| JPH0735457Y2 (ja) | 回路動作監視回路 | |
| SU1583887A1 (ru) | Устройство дл функционального контрол больших интегральных микросхем | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH05206999A (ja) | クロック信号異常検出回路およびフレーム信号異常検出回路並びにフレーム・クロック信号異常検出回路、多重変換装置 | |
| JPS59132224A (ja) | デイジタル回路 | |
| SU807307A1 (ru) | Устройство дл контрол согласован-НОгО ABTOMATA | |
| RU1802407C (ru) | Мажоритарное устройство | |
| JPS6213697B2 (ja) | ||
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JP2869533B2 (ja) | 半導体論理回路用検査装置 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPH0683474A (ja) | マイクロコンピュータの異常検出方法 | |
| JPH0433054B2 (ja) | ||
| JPS6279377A (ja) | タイミング発生回路自己診断装置 | |
| JPH03132110A (ja) | タイマ故障検出回路 | |
| JPH11250791A (ja) | 遅延装置 | |
| JPH02241111A (ja) | 信号断検出回路 | |
| JPH0685628A (ja) | クロック断検出回路 |