JPH02121473A - ディスクリートコサイン変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発１！１１はディスクリートコサイン変換装置に関し
、特にディスクリートコサイン変換後の処理に適するよ
うに、変換されたデータが低周波数成分から順に出力さ
れるディスクリートコサイン変換装置に関する。

背景技術 ディジタル画像データをメモリに記憶する場合には、デ
ータ量を減らしてメモリの記憶容量を少なくするため、
各種の圧縮符号化が行われている。

このような圧縮符号化の例として２次元ディスクリート
コサイン変換があり、次のように符号化を行っている。

１つの画面を構成する画像データを所定の大きさのブロ
ックに分割し、ブロックを構成する画像データを行列Ｐ
とする。この行列Ｐに対して変換係数により構成される
変換行列ＣおよびＣの転置行列ＣＴを用いてそれぞれ１
次元ＤＣＴ変換を行い、２次元ディスクリートコサイン
変換係数Ｆを得る。

このように得られた変換係数Ｆは、次に係数切り捨てが
行われる。すなわち、変換係数Ｆの各データが所定の閾
値と比較され、閾値以下の部分が切り捨てられる。閾値
による切り捨てが行われた変換係数は、所定の量子化ス
テップ値により除算されて４量子化される。その後、発
生頻度に応じたエントロピー符号化を行う。このエント
ロピー符号化は、プロ・ンクの低域周波数成分の部分か
ら高域周波数成分の部分へと順に行われる。これは、ブ
ロック内の変換係１９Ｆの高域周波数成分の部分は０に
なることが多く、０が続く場合には０の続く長さ、いわ
ゆるランレングスの値を符号化するのが有利なためであ
る。

したがって、変換係数Ｆの行列において、左上方に位置
するデータから右下方に位置するデータへとジグザグ状
にデータを符号化しでいくことになる。しかしながら、
前記の２回の１次元ＤＣＴ変換により得られる変換係数
Ｆは各成分がほとんど同時に出力される。したがって、
Ｌ記のようにジグザグ状にデータを符号化していくため
には、２回の１次元ＤＣＴ変換により得られた変換係数
Ｆの各成分データを−Ｈパツクアメモリに蓄積しておか
なければならず、２次元ＤＣ？変換後のブロック単位の
データを記憶するバッファメモリを必要とする問題があ
った。

Ｌ」 本発明はこのような従来技術の問題点を解消し、２次元
ＤＯＴ変換後のブロック単位のデータを記憶するバッフ
ァメモリを必要としないディスクリートコサイン変換装
置を提供することを目的とする。

値Ｊヱ目肛座 本発明によれば、１つの画面を表すディジタル画像デー
タを複数のブロー７りに分割して各ブロックの画像デー
タについて２次元ディスクリートコサイン変換を行うデ
ィスクリートコサイン変換装置は、複数のブロックに分
割されたディジタル画像データを記憶する第１の記憶手
段と、第１の記憶手段から読み出された画像データに１
次元ディスクリートコサイン変換を行う第１の１次元Ｄ
ＣＴ変換手段と、第１の１次元ＤＣ？変換手段により１
次元ディスクリートコサイン変換された画像データを記
憶する第２の記憶手段と、第２の記憶手段から読み出さ
れた画像データをさらに１次元ディスクリートコサイン
変換する第２の１次元ＤＣＴ変換手段と、ディスクリー
トコサイン変換を行うだめの係数を発生する係数発生手
段と、第１の記憶手段１第２の記憶手段および係数発生
手段からのデータの読み出しを制御する制御手段とを有
し、制御手段は、第２の記憶手段からのデータの読み出
し、および第２の１次元ＤＣ↑変換手段における変換に
用いられる係数発生手段からのデータの読み出しを所定
のアドレスの順に行うことにより、第２の１次元ＤＯＴ
変換手段における変換が、ブロックの低域周波数成分に
対応する画像データから順に行われるようにするもので
ある。

及ム遣の説明 次に添付図面を参照して本発明によるディスクリートコ
サイン変換装置の実施例を詳細に説明する。

第１図には本発明によるディスクリートコサイン変換装
置の一実施例が示されている。

本装置は１画面分の画像データを蓄積するフレームメモ
リ１２を有する。フレームメモリ１２には撮像装置また
は外部記憶装置等の信号源から入力端子１０を通して、
１画面を構成する画像データが入力され、記憶される。

フレームメモリ１２はフレームアドレス制御部２８から
入力される読み出し制御信号により、記憶されている１
画面分の各画素データを複数のブロックに分割し、１つ
のブロックの画素データを読み出す。ブロックメモリ１
４はフレームメモリ１２から読み出されたブロックの画
素データを蓄積する。ブロックは例えば第３Ａ図に示す
ように８ＫＢの画素データにより構成される。

ブロックメモリ１４はアドレス制御部３０からのアドレ
ス制御信号によって画素データが所定の順序で読み出さ
れ、その出力は１次元ＤＣ↑回路１６に送られる。１次
元ＤＣＴ回路１６は、ブロックメモリ１４から送られた
ブロックの画素データに１次元ディスクリートコサイン
変換を行う。１次元ＤＣＴ回路１６には、係数発生回路
２６が接続されている。係数発生回路２８は１次元ＤＣ
Ｔ回路１６および１次元ＤＣＴ回路２０において１次元
ディスクリートコサイン変換を行うための係数を発生す
る回路であり、アドレス制御部３０およびジグザグアド
レス制御部３２からのアドレス制御信号によって、所定
の順序で読み出される。

ブロックメモリ１８から送られる第３Ａ図に示すような
画素データの行列をＸとすると、第４図に示す行列Ｃの
データが係数発生回路２６から発生され、１次元ＤＣＴ
回路１６において第４図の演算Ｃ・ｘ＝Ｚが行われる。

これは画素データに対する最初の１次元ディスクリート
コサイン変換である。

第２図には１次元ＤＣ？回路１Ｂの構成を示すブロック
図が示されている。同図に示すように、１次元ＤＣＴ回
路１６はレジスタ５０と、８個の乗算器８１．６２．・
・・６８と、加算器７０とを有する。ブロックメモリ１
４から読み出された８個のデータがレジスタ５０に−ｄ
蓄積された後、読み出されてそれぞれ８個の乗算器８１
，６２．・・・θＢに入力される。一方、係数発生回路
２８から読み出された８個の係数がそれぞれ８個の乗算
器１３１，８２．・・・６８に入力される９乗算器８１
．１３２．・・・６８はこれらの８個の画素データと係
数をそれぞれ乗算する０乗算器８１，６２．・・・６８
の出力は加算器７０に入力され、加算器７０は乗算され
た８個のデータを加算する。加算器７０の出力はブロッ
クメモリ１８へ送られる。

１次元ＤＣＴ回路１６はこのように構成されるから、第
４図の演算ＣΦｘ＝Ｚの場合に、例えば係数発生回路２
６から係数ＣＯＯ，ＣＯＩ、　ＣＯ２，・・・ＣＯ７が
、ブロックメモリ１４からデータｘ　００．　ｘ　１０
゜Ｘ２０．・・・Ｘ７０が乗算器８１，８２．・・・８
８にそれぞれ入力されて乗算が行われ、加算器７０で加
算されることにより、 Ｃ００ｘ００＋　Ｃ０１ｘ　１０＋　Ｃ０２ｘ２０＋・
・・Ｃ０７ｘ７０＝２００が求められる。

また、係数発生回路２６から係数ＣＯＯ，ＣＯｌ、　Ｃ
０２、・・・ＣＯ？が、ブロックメモリ１４からデータ
ｘｏ１ｘｌｌ、　Ｘ２１．　・・・Ｘ７１が乗算器８１
，１３２．・６８にそれぞれ入力されて乗算が行われ、
加算器７０で加算されることにより、 Ｃ００ｘ０１＋Ｃ０１ｘ　１１＋　Ｃ０２ｘ２１＋・・
・Ｃ０７ｘ７１＝ｚ０１が求められる。

同様にして、係数発生回路２８からの８個の係数とブロ
ックメモリ１４からの８個のデータによって乗算および
加算が順次行われ、１次元ディスクリートコサイン変換
された行列Ｚが得られる。

１次元ＤＣＴ回路１６において１次元ＤＣＴ変換された
データはブロックメモリ１８に蓄積される。ブロックメ
モリ１８は、ブロックメモリ１４と同様にブロック単位
の画素データを蓄積し、１次元ＤＯＴ回路１Ｂによって
１次元ディスクリートコサイン変換された第３Ｂ図に示
すようなデータを蓄積する。ブロックメモリ１８はジグ
ザグアドレス制御部３２からのアドレス制御信号によっ
て画素データが所定の順序で読み出され、その出力は１
次元ＤＣＴ回路２０に送られる。

１次元ＤＣＴ回路２０にはまた、ジグザグアドレス制御
部３２からのアドレス制御信号によって係数発生回路２
６から読み出された係数が入力される。１次元ＤＣＴ回
路２０は、１次元ＤＣ？回路１８と同様に第２図に示す
ように構成され、第５図に示すようにブロックメモリ１
８からのデータの行列２および係数発生回路２６からの
係数の行列ＣＴにより、演算Ｚ−ＣＴ＝Ｙを行う。

１次元ＤＯＴ回路２０における１次元ディスクリートコ
サイン変換は１ジグザグアドレス制御部３２からのアド
レス制御信号によりブロックメモリ１８からの読み出し
および係数発生回路２６からの読み出しが制御されるこ
とにより、演算の結果書られるデータが第３Ｃ図に矢印
で示すような順序で出力される。

第５図に示す演算において、例えば最初に、ブロックメ
モリ１Ｂからデータｚ　００．　ｚ　０１．・・・ｚ０
７が読み出され、係数発生回路２６から係数Ｃ００゜Ｃ
０１，・・・ＣＯ７が読み出される。これらを乗算およ
び加算することによって ｚ００ｃＯＯ＋　ｚ０１ｃＯＩ＋＝−＋　ｚ０７ｃＯ７
＝　ｙｏｏが得られる。

次にブロックメモリ１８からデータｚ　００．　ｚ　０
１゜・・・ｚＯ？が読み出され、係数発生回路から係数
ＣＩＯ，Ｃ１ｌ、・・・Ｃ１０が読み出される。これら
を乗算および加算することによって、 ｚｏＯｃｌＯ＋　ｚ０１ｃ１＋＋・−・＋　ＺＯ７ＣＩ
？＝　！１０１が得られる。

次にブロックメモリ１８からデータｚ　１０．　ｚ　１
１゜・・・ｚ１７が読み出され、係数発生回路２６から
係数ＣＯＯ，ＣＯＩ、・・・ＣＯ７が読み出される。こ
れらを乗算および加算することによって、 ｚ　１ＯｃＯＯ＋　ｚ　１１ＣＯ１＋・・・＋　ｚ　１
７ＧＯ？＝　ｙ　１０が得られる。

このようにブロックメモリ１８および係数発生回路２６
から読み出すデータおよび係数を所定の順序で制御する
ことによって、得られる行列Ｙを構成するデータがブロ
ックの左」−からジグザグ状に出力されるようにする。

このようにするためのプロ・ンクメモリ１８および係数
発生回路２６からの読みＩｌｌ　Ｌの制御は、ジグザグ
アドレス制御部３２によって行われる。

ジグザグアドレス制御部３２は、前記のフレームアドレ
ス制御部２８、アドレス制御部３０とともに全体制御部
４０によって制御される。全体制御部４０は、上記の３
つのアドレス制御部２８．３０．３２の他、図示しない
が本装置の各部を制御する制御部であり、マイクロプロ
セッサにより有利に構成される。

係数発生回路２６から読み出される係数は、１次元ＤＣ
Ｔ回路１６における１次元ディスクリートコサイン変換
に用いられたものと同一の係数でよく、ジグザクアドレ
ス制御部３２によって読み出しの順序を制御されること
によって、１次元ＤＣＴ回路１６での１次元ディスクリ
ートコサイン変換の行列Ｃの転置行夕１１ＣＴとなるよ
うにされている。

１次元ＤＣＴ回路２０における、演算式Ｚ＠ＣＴ＝Ｙで
表される１次元ディスクリートコサイン変換は、画素デ
ータに対する２回目の１次元ディスクリートコサイン変
換である。これによって、１次元ＤＣ〒回路１６におけ
る最初の１次元ディスクリートコサイン変換と合わせて
、画素データＸに対する、弐〇φＸ−ＣＴ＝Ｙで表され
る２次元ディスクリートコサイン変換が行われたことに
なる。

このような２次元ディスクリートコサイン変換を式で表
すと、ＮｘＮ画素の画像信号データｆ（ｊ、ｋ）を２次
元ディスクリートコサイン変換して得られる変換係数Ｆ
　（ｕ、マ）は次の式でゲえられここで、　ｊ、に＝ｏ
、＋、・・・ト１であり、Ｃ（ｕ）、Ｃ（ｖ）　＝　１
　／Ｊ”Ｅ　（ｕ、ｖ　＝　Ｑ　（７）とき）１　　　
　（ｕ、マ≠０のとき） である。

１次元ＤＣ？回路２０かもの出力は量子化部２２に送ら
れる。量子化部２２には、２次元ディスクリートコサイ
ン変換されたデータが第３Ｃ図に矢印で示すような１１
「１序で、１次元ＤＯＴ回路２０から入力される。；＾
子化部２２は、人力された変換係数、すなわち２次元デ
ィスクリートコサイン変換されたデータを人力された順
に所定の閾値と比較し、悶（ｉａ以下の変換係数を切り
捨てる係数切り捨てを行う。

また、係数切り捨てを行われた変換係数を所定の晴子化
ステップ伯により除算し、量子化する。さらに、に子化
された変換係数に対し、発生頻度に応じたエントロピー
符号化を行う。

本実施例では、１次元ＤＣＴ回路２０から量子化部２２
に人力される変換係数は、第３Ｃ図に示すようにジグザ
グ状に、ブロックの低域周波数成分の部分から高域周波
数成分の部分へと順に入力される。

したがって、エントロピー符号化は、ブロックの低域周
波数成分の部分から高域周波数成分の部分へと順に行わ
れる。エントロピー符号化は、例えば可変長のハフマン
符号を各変換係数に割り当てることにより行われる。そ
の場合に、ブロック内の変換係数Ｆの高域周波数成分の
部分はＯになることが多いため、０が続く場合には０の
続く長さ、いわゆるランレングスの値を符号化するのが
有利である。

本実施例によれば、上記のように２回の１次元ディスク
リートコサイン変換を行うことにより２次元ディスクリ
ートコサイン変換を行い、第２の１次元ディスクリート
コサイン変換を行う時の画像データおよび係数の読み出
しの順序を制御することによって演算後の変換係数がブ
ロックの低域周波ｆ！成分の部分から高域周波数成分の
部分へジグザグ状に出力される。

したがって、量子化部２２においては入力される変換係
数に対して入力される順序で係数切り捨て、量子化およ
び符号化の処理を行うことができる。従来は、第２の１
次元ディスクリートコサイン変換により得られる変換係
数の全データが演算終了後にほぼ同時に出力されたため
、量子化部２２における符号化等の処理を上記のジグザ
グ状の順序で行うためには、第２の１次元ディスクリー
トコサイン変換により得られたデータを−Ｈバッファメ
モリに蓄積し、このバッファメモリにアドレス制御を行
うことによってデータを上記のジグザグ状の順序で読み
出す必要があった。

これに対し１本実施例によれば、第２の１次元ディスク
リートコサイン変換により出力されるデータはジグザグ
状の順序で出力されるから、変換後のデータを蓄積する
バッファメモリおよびそのアドレス制御を不要とするこ
とができる。

肱−浬 本発明によれば、２次元ディスクリートコサイン変換に
おける第２の１次元ディスクリートコサイン変換を行う
場合の画像データおよび係数の読み出し順序を制御する
ことによって、第２の１次元ディスクリートコサイン変
換を行われた変換係数データがブロックの低域周波数成
分の部分から高域周波数成分の部分へジグザグ状に出力
される。したがって、２次元ディスクリートコサイン変
換されたデータを、出力された順にその後の処理を行う
ことができるから、２次元ディスクリートコサイン変換
されたデータを蓄積するメモリを不要とすることができ
る。

【図面の簡単な説明】

第１図は本発明によるディスクリートコサイン変換装置
の一実施例を示すブロック図、第２図は第１図の１次元
ＤＣＴ回路の一例を示すブロック図。 第３Ａ図は第１図の装置により２次元ディスクリートコ
サイン変換されるデータを示す図、第３Ｂ図は第１図の
装置により最初の１次元ディスクリートコサイン変換さ
れたデータを示す図。 第３Ｃ図は第１図の装置により２次元ディスクリートコ
サイン変換された後のデータを示す図、 第４図は第１図の装置により行われる最初の１次元ティ
スクリードコサイン変換の行列演算を示す図、 第５図は第１図の装はにより行われる２回目の１次元デ
ィスクリートコサイン変換の行列演算を示す図である。 要部分の、号の２明 １４．１８　　、ブロックメモリ ｌｆｔ、２０　、１次元ＤＣＴ回路 ２２、、、量子化部 ２Ｂ、、、係数発生回路 ３０、、、アドレス制御部 ３２、、、ジグザグアドレス制御部 ♀ν４ 第３Ａ図 第３Ｂ図 第 図 人ブロックメモ１月８へ 第３Ｃ図 ”十 ；ニド Ｆ　臓　−−−−−−−−’ｌ？ × × ；ニド ）遁　−−−−−−−−Ｔｈ ×

Claims (1)

1. 【特許請求の範囲】 １、１つの画面を表すディジタル画像データを複数のブ
   ロックに分割して各ブロックの画像データについて２次
   元ディスクリートコサイン変換を行うディスクリートコ
   サイン変換装置において、該装置は、 前記複数のブロックに分割されたディジタル画像データ
   を記憶する第１の記憶手段と、 該第１の記憶手段から読み出された画像データに１次元
   ディスクリートコサイン変換を行う第１の１次元ＤＣＴ
   変換手段と、 該第１の１次元ＤＣＴ変換手段により１次元ディスクリ
   ートコサイン変換された画像データを記憶する第２の記
   憶手段と、 該第２の記憶手段から読み出された画像データをさらに
   １次元ディスクリートコサイン変換する第２の１次元Ｄ
   ＣＴ変換手段と、 ディスクリートコサイン変換を行うための係数を発生す
   る係数発生手段と、 前記第１の記憶手段、第２の記憶手段および係数発生手
   段からのデータの読み出しを制御する制御手段とを有し
   、 該制御手段は、前記第２の記憶手段からのデータの読み
   出し、および前記第２の１次元ＤＣＴ変換手段における
   変換に用いられる前記係数発生手段からのデータの読み
   出しを所定のアドレスの順に行うことにより、前記第２
   の１次元ＤＣＴ変換手段における変換が、前記ブロック
   の低域周波数成分に対応する画像データから順に行われ
   るようにすることを特徴とするディスクリートコサイン
   変換装置。