JPH0212350A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0212350A JPH0212350A JP63164010A JP16401088A JPH0212350A JP H0212350 A JPH0212350 A JP H0212350A JP 63164010 A JP63164010 A JP 63164010A JP 16401088 A JP16401088 A JP 16401088A JP H0212350 A JPH0212350 A JP H0212350A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- storage means
- instruction processing
- operands
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にオペランドを格納し
ている＃ｌｔ衝記憶手段に関するものであり、緩衝記憶
内に有効なオペランドが一つも存在しない時に於けるオ
ペランド供給の高速化に関するものである。
ている＃ｌｔ衝記憶手段に関するものであり、緩衝記憶
内に有効なオペランドが一つも存在しない時に於けるオ
ペランド供給の高速化に関するものである。
従来、この種の情報処理装置は、命令処理手段より緩衝
記憶手段に対してオペランドの読み出し要求があった時
に、緩衝記憶手段はそのオペランドが現在緩衝記憶内に
存在するが否かを調査し、緩衝記憶内に存在した時は、
そのオペランドを命令処理手段へ送り、存在しない時は
、そのオペランドを含むブロックの読み出し要求のみを
主記憶手段に対して発行するとなっていた。
記憶手段に対してオペランドの読み出し要求があった時
に、緩衝記憶手段はそのオペランドが現在緩衝記憶内に
存在するが否かを調査し、緩衝記憶内に存在した時は、
そのオペランドを命令処理手段へ送り、存在しない時は
、そのオペランドを含むブロックの読み出し要求のみを
主記憶手段に対して発行するとなっていた。
上述した従来の情報処理装置は、ｙＩＷ！記憶手段に対
して命令処理手段からオペランドの読み出し要求があっ
た時に、緩衝記憶手段は、そのオペランドが緩衝記憶内
に存在するか否かを調べ、存在しない時にそのオペラン
ドを含むブロックの読み出し要求のみを主記憶手段に対
して発行するようになっているので、Ｍ衝記憶内に有効
なオペランドが一つも存在しない場合に於いては、緩衝
記憶内に有効なオペランドが蓄積されるまでの間、命令
処理手段が要求するオへランドがｔａ街記憶内に存在す
る確率が低く、オペランド供給が遅くなるという欠点が
ある。
して命令処理手段からオペランドの読み出し要求があっ
た時に、緩衝記憶手段は、そのオペランドが緩衝記憶内
に存在するか否かを調べ、存在しない時にそのオペラン
ドを含むブロックの読み出し要求のみを主記憶手段に対
して発行するようになっているので、Ｍ衝記憶内に有効
なオペランドが一つも存在しない場合に於いては、緩衝
記憶内に有効なオペランドが蓄積されるまでの間、命令
処理手段が要求するオへランドがｔａ街記憶内に存在す
る確率が低く、オペランド供給が遅くなるという欠点が
ある。
本発明の情報処理装置の構成は、命令語の解読及び処理
を行う命令処理手段と、該命令処理手段が命令を処理す
る為に必要なオペランドを格納する主記憶手段と、前記
命令処理手段と前記主記憶手段との間にあって前記主記
憶手段に格納されているオペランドの一部の写しをブロ
ック単位で記憶し、前記命令処理手段がオペランドの読
み出し要求を発行した時に、該オペランドを含むブロッ
クの読み出し要求を前記主記憶手段に発行するとともに
、該ブロックと連続する複数ブロックの読み出し要求を
も前記主記憶手段に対して発行する為の制御回路を具備
した緩衝記憶手段とを含んで構成される事を特徴とする
。
を行う命令処理手段と、該命令処理手段が命令を処理す
る為に必要なオペランドを格納する主記憶手段と、前記
命令処理手段と前記主記憶手段との間にあって前記主記
憶手段に格納されているオペランドの一部の写しをブロ
ック単位で記憶し、前記命令処理手段がオペランドの読
み出し要求を発行した時に、該オペランドを含むブロッ
クの読み出し要求を前記主記憶手段に発行するとともに
、該ブロックと連続する複数ブロックの読み出し要求を
も前記主記憶手段に対して発行する為の制御回路を具備
した緩衝記憶手段とを含んで構成される事を特徴とする
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック構成図であり
、１は命令処理手段、２は緩衝記憶手段、２１は緩衝記
憶部、２２は制御部、３は主記憶手段である。
、１は命令処理手段、２は緩衝記憶手段、２１は緩衝記
憶部、２２は制御部、３は主記憶手段である。
命令処理手段１は、緩衝記憶手段４に対してオペランド
の読み出し要求を発行する。制御部２２はＩ［ｒ記憶部
２１の要求のあったオペランドが存在するか否かを調べ
、存在する時は、Ｍ衝記憶部２１から命令処理手段１ヘ
オペランドを送る。存在しない時は、主記憶手段３に対
して、要求のあったオペランドを含むブロックの読み出
し要求を発行するとともに、現在緩衝記憶部２１に有効
なオペランドが一つもない場合には、連続する複数のブ
ロックの読み出し要求をも発行する。主記憶手段３は緩
衝記憶手段２から発行された読み出し要求を順次処理し
、緩衝記憶手段２ヘオペランドを送る。制御部２２は主
記憶手段３から送られて来たオペランドを緩衝記憶部２
１へ順次格納するが、最初のブロックが返って来た時、
ブロックの中には命令処理手段１が要求しているオペラ
ンドが存在する為、それを命令処理手段１へ送る。
の読み出し要求を発行する。制御部２２はＩ［ｒ記憶部
２１の要求のあったオペランドが存在するか否かを調べ
、存在する時は、Ｍ衝記憶部２１から命令処理手段１ヘ
オペランドを送る。存在しない時は、主記憶手段３に対
して、要求のあったオペランドを含むブロックの読み出
し要求を発行するとともに、現在緩衝記憶部２１に有効
なオペランドが一つもない場合には、連続する複数のブ
ロックの読み出し要求をも発行する。主記憶手段３は緩
衝記憶手段２から発行された読み出し要求を順次処理し
、緩衝記憶手段２ヘオペランドを送る。制御部２２は主
記憶手段３から送られて来たオペランドを緩衝記憶部２
１へ順次格納するが、最初のブロックが返って来た時、
ブロックの中には命令処理手段１が要求しているオペラ
ンドが存在する為、それを命令処理手段１へ送る。
仮に命令処理手段とＭＩＩ記憶手段との間の単位時間を
１．緩衝記憶手段と主記憶手段との間の単位時間を５．
ブロックの大きさを１０とし、命令処理手段が第１のオ
ペランドから順次読み出し要求を発行したとする時、命
令処理手段が第１のオペランド要求を発行してから第１
１のオペランドを得るまでの時間は、従来技術では４２
であるのに対し、本実施例では３２となる。
１．緩衝記憶手段と主記憶手段との間の単位時間を５．
ブロックの大きさを１０とし、命令処理手段が第１のオ
ペランドから順次読み出し要求を発行したとする時、命
令処理手段が第１のオペランド要求を発行してから第１
１のオペランドを得るまでの時間は、従来技術では４２
であるのに対し、本実施例では３２となる。
以上説明したように本発明は、Ｍ衝記憶に有効なオペラ
ンドが一つもない時に、主記憶手段に対して複数ブロッ
クの読み出し要求を行うことにより、命令処理手段への
緩衝記憶手段からのオペランド供給を高速に出来る効果
がある。
ンドが一つもない時に、主記憶手段に対して複数ブロッ
クの読み出し要求を行うことにより、命令処理手段への
緩衝記憶手段からのオペランド供給を高速に出来る効果
がある。
第１図は本発明の一実施例を示すブロック構成図である
。 １・・・命令処理手段、２・・・ＭＷｔ記憶手段、２１
・・・制御部、２２・・・緩衝記憶部、３・・・主記憶
手段。
。 １・・・命令処理手段、２・・・ＭＷｔ記憶手段、２１
・・・制御部、２２・・・緩衝記憶部、３・・・主記憶
手段。
Claims (1)
- 命令語の解読及び処理を行う命令処理手段と、該命令処
理手段が命令を処理する為に必要なオペランドを格納す
る主記憶手段と、前記命令処理手段と前記主記憶手段と
の間にあって前記主記憶手段に格納されているオペラン
ドの一部の写しをブロック単位で記憶し、前記命令処理
手段がオペランドの読み出し要求を発行した時に、該オ
ペランドを含むブロックの読み出し要求を前記主記憶手
段に発行するとともに、該ブロックと連続する複数ブロ
ックの読み出し要求をも前記主記憶手段に対して発行す
る為の制御回路を具備した緩衝記憶手段とを含んで構成
される事を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164010A JPH0212350A (ja) | 1988-06-29 | 1988-06-29 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164010A JPH0212350A (ja) | 1988-06-29 | 1988-06-29 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212350A true JPH0212350A (ja) | 1990-01-17 |
Family
ID=15785055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63164010A Pending JPH0212350A (ja) | 1988-06-29 | 1988-06-29 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105098A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 命令キャッシュのリプレース装置 |
-
1988
- 1988-06-29 JP JP63164010A patent/JPH0212350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105098A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 命令キャッシュのリプレース装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03127147A (ja) | 情報処理システム | |
| JPH07113903B2 (ja) | キャッシュ記憶制御方式 | |
| US4800490A (en) | Buffer storage control system having a priority circuit | |
| JP3505728B2 (ja) | 記憶制御装置 | |
| JPH0212350A (ja) | 情報処理装置 | |
| JPS593774A (ja) | アクセス処理方式 | |
| GB2037466A (en) | Computer with cache memory | |
| JPH02280246A (ja) | 情報処理装置 | |
| JPH02257342A (ja) | 情報処理装置 | |
| JPH0240717A (ja) | 情報処理装置 | |
| JPH02280247A (ja) | 情報処理装置 | |
| JPH04260145A (ja) | 緩衝記憶装置 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JPH0236011B2 (ja) | ||
| JPS6124734B2 (ja) | ||
| JPH05127975A (ja) | 共有メモリアクセス方式 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPH04264640A (ja) | 緩衝記憶装置 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPS61165163A (ja) | チヤネル選択方式 | |
| JPH0476139B2 (ja) | ||
| JPH01283653A (ja) | メモリプール管理方式 | |
| JPH03655B2 (ja) |