JPH02280246A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02280246A JPH02280246A JP1102471A JP10247189A JPH02280246A JP H02280246 A JPH02280246 A JP H02280246A JP 1102471 A JP1102471 A JP 1102471A JP 10247189 A JP10247189 A JP 10247189A JP H02280246 A JPH02280246 A JP H02280246A
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- operand
- buffer storage
- block
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オペランドを格納している主記憶手段を有す
る情報処理装置に関し、特に、緩衝記憶手段内に有効な
オペランドが一つも存在しないときにおけるオペランド
供給の高速化を可能とした情報処理装置に関する。
る情報処理装置に関し、特に、緩衝記憶手段内に有効な
オペランドが一つも存在しないときにおけるオペランド
供給の高速化を可能とした情報処理装置に関する。
従来の情報処理装置は、緩衝記憶手段より主記憶手段に
対してブロックの読み出し要求があった時、主記憶手段
は、要求のあったブロックの゛オペランドデータのみを
主記憶手段に対して送るようになっていた。
対してブロックの読み出し要求があった時、主記憶手段
は、要求のあったブロックの゛オペランドデータのみを
主記憶手段に対して送るようになっていた。
したがって、従来の情報処理装置は、緩衝記憶手段内に
有効なオペランドが一つも存在しない場合においては、
緩衝記憶内に有効なオペランドが蓄積されるまでの間命
令処理手段が要求するオペランドが緩衝記憶内に存在す
る確率が低く、オペランド供給が遅くなるという欠点が
ある。
有効なオペランドが一つも存在しない場合においては、
緩衝記憶内に有効なオペランドが蓄積されるまでの間命
令処理手段が要求するオペランドが緩衝記憶内に存在す
る確率が低く、オペランド供給が遅くなるという欠点が
ある。
本発明の情報処理装置は、命令語の解読および処理を行
う命令処理手段と、前記命令処理手段が命令を処理する
ために必要なオペランドを格納する主記憶手段と、前記
命令処理手段と前記主記憶手段との間にあって前記主記
憶手段に格納されているオペランドの一部の写（をブロ
ック単位で記憶する緩衝記憶手段とを具備し、前記主記
憶手段が、前記緩衝記憶手段からブロックの読み出し要
求があった時、該ブロックのオペランドデータとともに
該ブロックと連続する複数ブロックのオペランドデータ
も前記緩衝記憶手段へ送るための制御回路を具備するこ
とを特徴とする。
う命令処理手段と、前記命令処理手段が命令を処理する
ために必要なオペランドを格納する主記憶手段と、前記
命令処理手段と前記主記憶手段との間にあって前記主記
憶手段に格納されているオペランドの一部の写（をブロ
ック単位で記憶する緩衝記憶手段とを具備し、前記主記
憶手段が、前記緩衝記憶手段からブロックの読み出し要
求があった時、該ブロックのオペランドデータとともに
該ブロックと連続する複数ブロックのオペランドデータ
も前記緩衝記憶手段へ送るための制御回路を具備するこ
とを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。命令処理手
段１は、緩衝記憶手段２に対してオペランドの読み出し
要求を発行する。緩衝記憶手段２は要求のあったオペラ
ンドが存在するか否かを調べ、存在する時は、命令処理
手段１ヘオペランドを送る。存在しない時は、主記憶手
段５に対して、要求のあったオペランドを含むブロック
の読み出し要求を発行する。制御部４は、要求のあった
ブロックのオペランドデータを記憶部３から緩衝記憶手
段２へ送るとともに、緩衝記憶手段２に有効なオペラン
ドが一つも存在しない時は、要求のあったブロックに連
続する複数のブロックのオペランドデータをも記憶部３
から緩衝記憶手段２へ送る。
段１は、緩衝記憶手段２に対してオペランドの読み出し
要求を発行する。緩衝記憶手段２は要求のあったオペラ
ンドが存在するか否かを調べ、存在する時は、命令処理
手段１ヘオペランドを送る。存在しない時は、主記憶手
段５に対して、要求のあったオペランドを含むブロック
の読み出し要求を発行する。制御部４は、要求のあった
ブロックのオペランドデータを記憶部３から緩衝記憶手
段２へ送るとともに、緩衝記憶手段２に有効なオペラン
ドが一つも存在しない時は、要求のあったブロックに連
続する複数のブロックのオペランドデータをも記憶部３
から緩衝記憶手段２へ送る。
以上説明したように本発明は、緩衝記憶手段に有効なオ
ペランドが一つも存在しない時に、主記憶手段から複数
ブロックのオペランドデータを送ることにより、−回の
オペランド要求で多量のオペランドデータを緩衝記憶手
段に蓄積できるため、緩衝記憶手段から命令処理手段へ
のオペランド供給を高速に行なえるという効果を奏する
。
ペランドが一つも存在しない時に、主記憶手段から複数
ブロックのオペランドデータを送ることにより、−回の
オペランド要求で多量のオペランドデータを緩衝記憶手
段に蓄積できるため、緩衝記憶手段から命令処理手段へ
のオペランド供給を高速に行なえるという効果を奏する
。
第１図は本発明の一実施例の構成図である。
１・・・命令処理手段、２・・・緩衝記憶手段、３・・
・記憶部、４・・・制御部、５・・・主記憶手段。
・記憶部、４・・・制御部、５・・・主記憶手段。
Claims (1)
- 命令語の解読および処理を行う命令処理手段と、前記命
令処理手段が命令を処理するために必要なオペランドを
格納する主記憶手段と、前記命令処理手段と前記主記憶
手段との間にあって前記主記憶手段に格納されているオ
ペランドの一部の写しをブロック単位で記憶する緩衝記
憶手段とを具備し、前記主記憶手段が、前記緩衝記憶手
段からブロックの読み出し要求があった時、該ブロック
のオペランドデータとともに該ブロックと連続する複数
ブロックのオペランドデータも前記緩衝記憶手段へ送る
ための制御回路を具備することを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102471A JPH02280246A (ja) | 1989-04-21 | 1989-04-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102471A JPH02280246A (ja) | 1989-04-21 | 1989-04-21 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280246A true JPH02280246A (ja) | 1990-11-16 |
Family
ID=14328366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102471A Pending JPH02280246A (ja) | 1989-04-21 | 1989-04-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280246A (ja) |
-
1989
- 1989-04-21 JP JP1102471A patent/JPH02280246A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273202B2 (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| JP3271125B2 (ja) | データを転送する方法と装置及びデータ転送をインタリーブする装置 | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JPH07113903B2 (ja) | キャッシュ記憶制御方式 | |
| JP2714952B2 (ja) | 計算機システム | |
| US20060212652A1 (en) | Information processing device and data control method in information processing device | |
| JPH0410102B2 (ja) | ||
| JPS593774A (ja) | アクセス処理方式 | |
| JPH02280246A (ja) | 情報処理装置 | |
| JPH02280247A (ja) | 情報処理装置 | |
| JPH0212350A (ja) | 情報処理装置 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| JP2523539B2 (ja) | 入出力処理方式 | |
| JPS61217834A (ja) | デ−タ処理装置 | |
| JPH02257342A (ja) | 情報処理装置 | |
| JPS61220047A (ja) | メモリ制御方式 | |
| JP2778623B2 (ja) | プリフェッチ制御装置 | |
| JPS6055459A (ja) | プロツクデ−タ転送記憶制御方法 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPH03263143A (ja) | 緩衝記憶装置 | |
| JPH0520188A (ja) | キヤツシユ制御装置 | |
| JPH02307123A (ja) | 計算機 | |
| JPS61221845A (ja) | バツフアメモリ無効化アドレス生成方式 | |
| JPH10247182A (ja) | マルチプロセッサシステム | |
| JPH0236011B2 (ja) |