JPH02123753A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02123753A JPH02123753A JP27765588A JP27765588A JPH02123753A JP H02123753 A JPH02123753 A JP H02123753A JP 27765588 A JP27765588 A JP 27765588A JP 27765588 A JP27765588 A JP 27765588A JP H02123753 A JPH02123753 A JP H02123753A
- Authority
- JP
- Japan
- Prior art keywords
- moisture
- layer
- wiring
- proof ring
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
多層配線及び耐湿リングを有する半導体装置及びその製
造方法に関し、 多層配線で耐温性が保障できる、耐湿リングを形成する
ことを目的とし、 多層配線の配線材料を、各絶縁層の界面および該絶縁層
のうち最下層の第１層絶縁層と半導体基板の界面から侵
入する媒体に対して保護する耐湿リングをチップ周辺に
設けた半導体装置において、耐湿リングを、その下面が
半導体基板に密着され、その上面が各絶縁層の界面の終
端と一致するように形成するように構成する。
造方法に関し、 多層配線で耐温性が保障できる、耐湿リングを形成する
ことを目的とし、 多層配線の配線材料を、各絶縁層の界面および該絶縁層
のうち最下層の第１層絶縁層と半導体基板の界面から侵
入する媒体に対して保護する耐湿リングをチップ周辺に
設けた半導体装置において、耐湿リングを、その下面が
半導体基板に密着され、その上面が各絶縁層の界面の終
端と一致するように形成するように構成する。
［産業上の利用分野］
本発明は、多層配線及び耐湿リングを有する半導体装置
及びその製造方法に関するものであり、特に、配線層に
高温バイアススパッタ層を使用した時の耐湿リングの形
成方法を改良した半導体装置とその製造方法に関するも
のである。
及びその製造方法に関するものであり、特に、配線層に
高温バイアススパッタ層を使用した時の耐湿リングの形
成方法を改良した半導体装置とその製造方法に関するも
のである。
耐湿リングとは、チップ形成後チップの横側からのＰＳ
Ｇ−ＰＳＧ間及びＳｉ基板−ＰＳＧ間など層間からチッ
プ内部へ侵入する水分、あるいは水分に随伴されたエツ
チング液などの腐食性媒体が眉間の接合強度や素子の電
気的特性を劣化するために、これに対する対策として、
ＡＲＭのコロ−ジョンを起こす腐食媒体の侵入を妨げる
ためにＡＲでチップ周辺を囲む様に形成したリングであ
る。
Ｇ−ＰＳＧ間及びＳｉ基板−ＰＳＧ間など層間からチッ
プ内部へ侵入する水分、あるいは水分に随伴されたエツ
チング液などの腐食性媒体が眉間の接合強度や素子の電
気的特性を劣化するために、これに対する対策として、
ＡＲＭのコロ−ジョンを起こす腐食媒体の侵入を妨げる
ためにＡＲでチップ周辺を囲む様に形成したリングであ
る。
また近年、多層配線技術の多層化の要求に伴い、配線層
の平坦化技術が要求されていることは周知のとおりであ
る。この対策の一つとして２層目以降の信号ライン層に
高温バイアススパッタ装置を利用して、平坦化Ａρ配線
層を形成することが行なわれているが、平坦化配線形成
時にウェハー上にＳｉが露出していると高温でスパッタ
され、溶融状態となったＡｐ中にＳｉの析出が起こり、
ｌ膜がＡｔ−Ｓｉとなり、導電性紙下等の問題が起こる
為、平坦化配線層を形成する場合はＳｉ露出がないウェ
ハーを使用する必要がある。
の平坦化技術が要求されていることは周知のとおりであ
る。この対策の一つとして２層目以降の信号ライン層に
高温バイアススパッタ装置を利用して、平坦化Ａρ配線
層を形成することが行なわれているが、平坦化配線形成
時にウェハー上にＳｉが露出していると高温でスパッタ
され、溶融状態となったＡｐ中にＳｉの析出が起こり、
ｌ膜がＡｔ−Ｓｉとなり、導電性紙下等の問題が起こる
為、平坦化配線層を形成する場合はＳｉ露出がないウェ
ハーを使用する必要がある。
以下、従来技術を第２図、第３図を参照として具体的に
説明する。第２図は二層配線、第３図は三層配線を示す
。図中、１はＳｉ基板、２は１層目のＡρ配線、３は５
ＬＯｚ、ＰＳＧなどの１層目絶縁膜、４は同様の２層目
絶縁膜、５は耐湿リング、６は第２層配線、７は同様の
第３層絶縁層、８は同様の第３層配線、１０はスクライ
ブラインである。このように、従来、チップサイドの眉
間の境目は、完全にＡΩでかぶせる様に耐湿リングを形
成してきた。
説明する。第２図は二層配線、第３図は三層配線を示す
。図中、１はＳｉ基板、２は１層目のＡρ配線、３は５
ＬＯｚ、ＰＳＧなどの１層目絶縁膜、４は同様の２層目
絶縁膜、５は耐湿リング、６は第２層配線、７は同様の
第３層絶縁層、８は同様の第３層配線、１０はスクライ
ブラインである。このように、従来、チップサイドの眉
間の境目は、完全にＡΩでかぶせる様に耐湿リングを形
成してきた。
従来の耐湿リング５は、最上層配線６．８を形成すると
同時に形成して１と３．３と４．４と７の界面から侵入
する水分に対するチップの耐湿性を保つ。
同時に形成して１と３．３と４．４と７の界面から侵入
する水分に対するチップの耐湿性を保つ。
ところが、多層配線を平坦化するために、２層目以降の
層に、高温バイアススパッタ装置を使用する場合、第２
図、第３図のスクライブライン１０でＳｉが露出しない
様に、スクライブをその前の絶縁膜では切らない様に行
なっていなく第４図参照）。この多層配線構造では第４
図に示すように、第１層絶縁層３°を切らないで、その
延長部上に耐湿リング５を載せるようにされる。この様
にすると、耐湿リング５は多層絶縁層３．４．７の界面
から侵入する水分は遮断できるが、第１層絶縁層３とＳ
ｉ基板１の界面から侵入する水分に対しては役目をはな
さない、このため、エツチングによりスクライブライン
１ｏを形成する時に、第１層絶縁層３とＳｉ基板１の界
面からエツチング液、エツチング反応生成物等が侵入し
、第１層配線２のＡｊ２のコロ−ジョンなどの不都合が
起こる。従って、２層目以降の信号ライン層に高温バイ
アススパッタ層を使用した場合には、最上層で耐湿リン
グを形成しても、耐湿性は保障できないことになる。
層に、高温バイアススパッタ装置を使用する場合、第２
図、第３図のスクライブライン１０でＳｉが露出しない
様に、スクライブをその前の絶縁膜では切らない様に行
なっていなく第４図参照）。この多層配線構造では第４
図に示すように、第１層絶縁層３°を切らないで、その
延長部上に耐湿リング５を載せるようにされる。この様
にすると、耐湿リング５は多層絶縁層３．４．７の界面
から侵入する水分は遮断できるが、第１層絶縁層３とＳ
ｉ基板１の界面から侵入する水分に対しては役目をはな
さない、このため、エツチングによりスクライブライン
１ｏを形成する時に、第１層絶縁層３とＳｉ基板１の界
面からエツチング液、エツチング反応生成物等が侵入し
、第１層配線２のＡｊ２のコロ−ジョンなどの不都合が
起こる。従って、２層目以降の信号ライン層に高温バイ
アススパッタ層を使用した場合には、最上層で耐湿リン
グを形成しても、耐湿性は保障できないことになる。
また、高温バイアススパッタによるＡｔ）配線を行なわ
ない場合にも、耐湿リング５をＳｉ基板１と接触させず
に、全体を絶縁層３．４に乗せた方がよいこともある。
ない場合にも、耐湿リング５をＳｉ基板１と接触させず
に、全体を絶縁層３．４に乗せた方がよいこともある。
これはスクライブの埋られすぎるデバイスの場合に該当
し、この場合も耐湿リング５が役割をはなさなくなる。
し、この場合も耐湿リング５が役割をはなさなくなる。
本発明は、多層配線で耐湿性が保障できる、耐湿リング
を形成することを目的とする。
を形成することを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置は、多層配線の配線材料を、各
絶縁層の界面および第１層絶縁層と半導体基板の界面か
ら侵入する媒体に対して保護する耐湿リングをチップ周
辺に設けたものにおいて、耐湿リングを、その下面が半
導体基板に密着され、その上面が各絶縁層の界面の終端
と一致するように形成したことを特徴とする。
絶縁層の界面および第１層絶縁層と半導体基板の界面か
ら侵入する媒体に対して保護する耐湿リングをチップ周
辺に設けたものにおいて、耐湿リングを、その下面が半
導体基板に密着され、その上面が各絶縁層の界面の終端
と一致するように形成したことを特徴とする。
上記半導体装置を製造する効率的方法は、第１層の配線
の形成と同時に耐湿リングを形成する工程、および、こ
の工程に続いて、耐湿リングをおおうように二層以上の
絶縁層を形成し、耐湿リングを表出する窓を各絶縁層形
成毎に開ける開孔工程、必要に応じて、第２層配線ある
いは３層以上の配線の形成と同時に前記開孔内に耐湿リ
ングを積重ねる工程、を有する方法である。
の形成と同時に耐湿リングを形成する工程、および、こ
の工程に続いて、耐湿リングをおおうように二層以上の
絶縁層を形成し、耐湿リングを表出する窓を各絶縁層形
成毎に開ける開孔工程、必要に応じて、第２層配線ある
いは３層以上の配線の形成と同時に前記開孔内に耐湿リ
ングを積重ねる工程、を有する方法である。
本発明の半導体装置においては、下面が半導体基板と密
着するように耐湿リングを形成する。
着するように耐湿リングを形成する。
この下面側は絶縁膜と半導体基板界面での耐湿性を担う
、２層目以上の配線に高温バイアススパッタを採用する
場合でも下面側の耐湿リングだけは通常のスパッタで作
ることができる。
、２層目以上の配線に高温バイアススパッタを採用する
場合でも下面側の耐湿リングだけは通常のスパッタで作
ることができる。
各絶縁層界面の耐湿性は、該界面の終端を耐湿リングの
上面と一致させることにより行なう。
上面と一致させることにより行なう。
すなわち、これら界面を経由して侵入しようとする水分
等は耐湿リングの上面を腐食させるので、この上面が水
分等がチップ内部に侵入するのを遮断する。
等は耐湿リングの上面を腐食させるので、この上面が水
分等がチップ内部に侵入するのを遮断する。
上記構造の半導体装置を製造する際に、各素子、各層の
形成と同時に行なうことができ、効率的な方法は、１層
目の配線層で耐湿リングを形成し、１層目の絶縁膜層で
、耐湿リング上に渭をつくり、２層目の絶縁膜層では、
１層目の内側に溝をつくり３層目の絶縁膜（カバーＷＡ
）をかぶせる方法である。このようにすると、第１層の
配線形成と同時に耐湿リングを作り、第２層の絶縁層に
電極等のコンタクト窓を形成すると同時に、耐湿リング
の窓を形成して第１層の終端を耐湿リングの上面に一致
させることができる。同様に各層の窓形成と同時に上層
の絶縁層の終端を耐湿リングの上面に一致させることが
できる。必要に応じて、第２層配線あるいは３層以上の
配線の形成と同時に前記開孔内に耐湿リングを積重ねる
こともできる。このようにして形成された耐湿リングの
上に絶縁層を形成するときは、前述のところと同様に、
各層形成の都度耐湿リングの上面に絶縁層の終端が一致
するようの窓を開くと、各絶縁層界面の耐湿性が保証さ
れる。なお、本発明の半導体装置の製法は上記のものに
限られないが、これによれば他の部分形成工程と良く整
合が取れることが理解されよう。
形成と同時に行なうことができ、効率的な方法は、１層
目の配線層で耐湿リングを形成し、１層目の絶縁膜層で
、耐湿リング上に渭をつくり、２層目の絶縁膜層では、
１層目の内側に溝をつくり３層目の絶縁膜（カバーＷＡ
）をかぶせる方法である。このようにすると、第１層の
配線形成と同時に耐湿リングを作り、第２層の絶縁層に
電極等のコンタクト窓を形成すると同時に、耐湿リング
の窓を形成して第１層の終端を耐湿リングの上面に一致
させることができる。同様に各層の窓形成と同時に上層
の絶縁層の終端を耐湿リングの上面に一致させることが
できる。必要に応じて、第２層配線あるいは３層以上の
配線の形成と同時に前記開孔内に耐湿リングを積重ねる
こともできる。このようにして形成された耐湿リングの
上に絶縁層を形成するときは、前述のところと同様に、
各層形成の都度耐湿リングの上面に絶縁層の終端が一致
するようの窓を開くと、各絶縁層界面の耐湿性が保証さ
れる。なお、本発明の半導体装置の製法は上記のものに
限られないが、これによれば他の部分形成工程と良く整
合が取れることが理解されよう。
また、高温バイアススパッタで２層目以降のいずれかア
ルミニウム配線を作るときに本発明が最も有効であるこ
とは前述の説明から明らかである。この場合スクライブ
は高温バイアススパッタ工程の後、好ましくは最終絶縁
膜形成後に形成される。
ルミニウム配線を作るときに本発明が最も有効であるこ
とは前述の説明から明らかである。この場合スクライブ
は高温バイアススパッタ工程の後、好ましくは最終絶縁
膜形成後に形成される。
第１図は耐湿リング５を１−層だけで構成した三層配線
構造の実施例を示す。図中、参照符号は第２〜第４図と
同じ意味である。
構造の実施例を示す。図中、参照符号は第２〜第４図と
同じ意味である。
この耐湿リング５はＡＮの１層目の配線層に形成し、２
層目のＡρの配線層に高温バイアススパッタ装置を使用
してもＳｌの析出はなく、眉間の耐湿性が保障される。
層目のＡρの配線層に高温バイアススパッタ装置を使用
してもＳｌの析出はなく、眉間の耐湿性が保障される。
また、高温バイアススパッタ装置を使用しないものに関
しても使用可能である。
しても使用可能である。
第５図は五層配線を有する半導体装置に本発明を適用し
た実施例を示す。図中、１１は第４層目の絶縁膜、１２
は第５層目の絶縁膜、１３は第４７ｉ配線、１４は第５
層配線を指す。上側の耐湿リング５°は第３層配線８と
同時にパターニングされ、絶縁ＷＡ３．４の開孔内に埋
め込まれる。この上側の耐湿リング５°の上面と、絶縁
Ｊｌｊ！７．１１の界面および絶縁Ｊｕｌ！１１．１２
の界面が一致している。したがって、７．１１の界面お
よび１１．１２の界面を経由してチップ内部に侵入する
水分等は上側の耐湿リング５°の上面で阻止される。図
示のような多層構造になると、−層の耐湿リングに全絶
縁膜３，４．７．１１．１２の開孔を形成すると最終の
開孔の段差が大きくなり、開孔のバターニングが困難に
なる。そこで、耐湿リングを多層（５，５°）に設ける
ことが好ましい、この上層の耐湿リング５゛は高温バイ
アススパッタであれば段差がなくなるので、なお良くな
る。第７図は第１〜第４層目の配線２．６．８．１３の
形成とそれぞれ同工程で第１〜第４の耐湿リングを５．
１５．１６．１７を順次重ね合わせた耐湿リング重ね合
わせ方式を示す。
た実施例を示す。図中、１１は第４層目の絶縁膜、１２
は第５層目の絶縁膜、１３は第４７ｉ配線、１４は第５
層配線を指す。上側の耐湿リング５°は第３層配線８と
同時にパターニングされ、絶縁ＷＡ３．４の開孔内に埋
め込まれる。この上側の耐湿リング５°の上面と、絶縁
Ｊｌｊ！７．１１の界面および絶縁Ｊｕｌ！１１．１２
の界面が一致している。したがって、７．１１の界面お
よび１１．１２の界面を経由してチップ内部に侵入する
水分等は上側の耐湿リング５°の上面で阻止される。図
示のような多層構造になると、−層の耐湿リングに全絶
縁膜３，４．７．１１．１２の開孔を形成すると最終の
開孔の段差が大きくなり、開孔のバターニングが困難に
なる。そこで、耐湿リングを多層（５，５°）に設ける
ことが好ましい、この上層の耐湿リング５゛は高温バイ
アススパッタであれば段差がなくなるので、なお良くな
る。第７図は第１〜第４層目の配線２．６．８．１３の
形成とそれぞれ同工程で第１〜第４の耐湿リングを５．
１５．１６．１７を順次重ね合わせた耐湿リング重ね合
わせ方式を示す。
以下、本発明の製法の実施例を第６図を参照として説明
する。
する。
第６図（イ）において、８１基板上１の上に１層目の、
１配線２として、ＴｉＮ−Ａｆｆ／Ｃｕを２０００＋７
０００人つける。Ａｌ１配、Ｉ！１を形成する時、チッ
プの周辺に耐湿リング５を形成する。
１配線２として、ＴｉＮ−Ａｆｆ／Ｃｕを２０００＋７
０００人つける。Ａｌ１配、Ｉ！１を形成する時、チッ
プの周辺に耐湿リング５を形成する。
この後、第６図（ロ）において、第１層絶縁膜３として
ＰＳＧを８０００人形成し、スルーホールを開ける。こ
の時、耐湿リングに沿ってチップの周囲に延びる溝を耐
湿リングを形成する。スクライブは次工程で形成される
Ａ＃ＩＩＩＫに高温バイアススパッタを使用する為に、
この工程では抜かないでおく。
ＰＳＧを８０００人形成し、スルーホールを開ける。こ
の時、耐湿リングに沿ってチップの周囲に延びる溝を耐
湿リングを形成する。スクライブは次工程で形成される
Ａ＃ＩＩＩＫに高温バイアススパッタを使用する為に、
この工程では抜かないでおく。
次に、第６図（ハ）において、２層目のＡｌ２膜として
Ｔｉ−Ａｌ２／Ｃｕ８０００人を高温バイアススパッタ
装置（エクリプス）で形成し、Ａｊ２配線６を形成する
。２層目の絶縁［４（第６図（ニ）として、ＰＳＧを８
０００人形成しスルーホールを開ける。この時、耐湿リ
ング上の講の内側に溝を形成する。第１層絶縁膜１の一
部を削り取り、スクライブ形成の準備を行なう。第６図
（ホ）において、３層目のＡＱ配線６としてＡＩ２／Ｓ
ｉを１３，０００人形成し、電源ラインとする。
Ｔｉ−Ａｌ２／Ｃｕ８０００人を高温バイアススパッタ
装置（エクリプス）で形成し、Ａｊ２配線６を形成する
。２層目の絶縁［４（第６図（ニ）として、ＰＳＧを８
０００人形成しスルーホールを開ける。この時、耐湿リ
ング上の講の内側に溝を形成する。第１層絶縁膜１の一
部を削り取り、スクライブ形成の準備を行なう。第６図
（ホ）において、３層目のＡＱ配線６としてＡＩ２／Ｓ
ｉを１３，０００人形成し、電源ラインとする。
そしてカバー１１ｉ７ヒしてＰＳＧｌ、０μｍ＋５ｉＮ
ｏ、３μｍを形成する。最後に、カバーＪＩ１７と第１
層絶縁膜を除去してスクライブ１０を形成する。
ｏ、３μｍを形成する。最後に、カバーＪＩ１７と第１
層絶縁膜を除去してスクライブ１０を形成する。
この様にする事により耐湿性が保障できる耐湿リングを
形成する事ができる。
形成する事ができる。
以上説明したように、本発明の半導体装置によれば、特
に高温バイアススパッタを利用して形成される多層配線
において耐湿性を保障できる耐湿リングが形成され、半
導体チップの信顆性を高めることができる。
に高温バイアススパッタを利用して形成される多層配線
において耐湿性を保障できる耐湿リングが形成され、半
導体チップの信顆性を高めることができる。
本発明の製法はこの半導体製造工程を効率的に製造可能
にする。
にする。
第１図は１層耐湿リングを有する本発明の半導体装置の
実施例を示す図面、 第２図、第３図および第４図は従来の半導体装置の図面
、 第５図は２層耐湿リングを有する本発明の半導体装置の
実施例を示す図面、 第６図（イ）〜（ホ）は本発明の半導体装置製法の工程
を例示する図面である。 第７図は本発明の別の実施例を示す図面である。 口中、１−Ｓｉ基板、２−１層目配線、３−１層目絶縁
膜、４−２層目絶縁膜、５−耐湿リング、６−２層目配
線、７−３層目絶縁層、８−３層目配線、１０−スクラ
イブライン、１１−４層目絶縁層、１２−５層目絶縁層
、１３−４層目配線、１４−５Ｊｉｌ目配線
実施例を示す図面、 第２図、第３図および第４図は従来の半導体装置の図面
、 第５図は２層耐湿リングを有する本発明の半導体装置の
実施例を示す図面、 第６図（イ）〜（ホ）は本発明の半導体装置製法の工程
を例示する図面である。 第７図は本発明の別の実施例を示す図面である。 口中、１−Ｓｉ基板、２−１層目配線、３−１層目絶縁
膜、４−２層目絶縁膜、５−耐湿リング、６−２層目配
線、７−３層目絶縁層、８−３層目配線、１０−スクラ
イブライン、１１−４層目絶縁層、１２−５層目絶縁層
、１３−４層目配線、１４−５Ｊｉｌ目配線
Claims (1)
- 【特許請求の範囲】 １、多層配線の配線材料を、各絶縁層の界面および該絶
縁層のうち最下層の第１層絶縁層と半導体基板の界面か
ら侵入する媒体に対して保護する耐湿リングをチップ周
辺に設けた半導体装置において、 前記耐湿リングを、その下面が前記半導体基板に密着さ
れ、その上面が前記各絶縁層の界面の終端と一致するよ
うに形成したことを特徴とする半導体装置。 ２、請求項１記載の半導体装置を製造する方法において
、 第１層の配線の形成と同時に前記耐湿リングを形成する
工程、および、この工程に続いて、前記耐湿リングをお
おうように二層以上の絶縁層を形成し、前記耐湿リング
を表出する窓を各絶縁層形成毎に開ける開孔工程、必要
に応じて、第２層配線あるいは３層以上の配線の形成と
同時に前記開孔内に耐湿リングを積重ねる工程、を有す
ることを特徴とする半導体装置の製造方法。 ３、第２層以降の配線をいずれかをアルミニウムを高温
バイアススパッタして形成し、また最終層の絶縁層形成
後のスクライブ形成工程を有することを特徴とする請求
項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27765588A JPH02123753A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27765588A JPH02123753A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123753A true JPH02123753A (ja) | 1990-05-11 |
Family
ID=17586455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27765588A Pending JPH02123753A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123753A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463255A (en) * | 1992-03-30 | 1995-10-31 | Nec Corporation | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US7256474B2 (en) | 2003-03-27 | 2007-08-14 | Fujitsu Limited | Semiconductor device having a guard ring |
| JP2011097074A (ja) * | 2010-12-20 | 2011-05-12 | Yamaha Corp | 半導体ウェーハ及びその製造方法 |
-
1988
- 1988-11-02 JP JP27765588A patent/JPH02123753A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463255A (en) * | 1992-03-30 | 1995-10-31 | Nec Corporation | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US7256474B2 (en) | 2003-03-27 | 2007-08-14 | Fujitsu Limited | Semiconductor device having a guard ring |
| US7642624B2 (en) | 2003-03-27 | 2010-01-05 | Fujitsu Microelectronics Limited | Semiconductor device having a guard ring |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2011097074A (ja) * | 2010-12-20 | 2011-05-12 | Yamaha Corp | 半導体ウェーハ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719841B2 (ja) | 半導体装置 | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| CN1319891A (zh) | 防止低介电常数材料中的铜互连被氧化的结构 | |
| JPH02187031A (ja) | 半導体装置 | |
| JPH0576187B2 (ja) | ||
| JPH023944A (ja) | 半導体装置 | |
| JP2845828B2 (ja) | 多層配線半導体装置とその製造方法 | |
| JPH02188942A (ja) | 多層配線構造を備えた半導体装置の製造方法 | |
| JPS63250155A (ja) | 半導体装置の製造方法 | |
| JPH0578180B2 (ja) | ||
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPH0691126B2 (ja) | 半導体装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0290621A (ja) | 半導体装置 | |
| JPS6049651A (ja) | 半導体集積回路装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS61225836A (ja) | 半導体装置の配線製造方法 | |
| JPH02105419A (ja) | 半導体装置 | |
| JPH02231735A (ja) | 半導体装置 |