JPH02124482A - 半導体装置用テストヘッドおよびテスト方法 - Google Patents
半導体装置用テストヘッドおよびテスト方法Info
- Publication number
- JPH02124482A JPH02124482A JP27798788A JP27798788A JPH02124482A JP H02124482 A JPH02124482 A JP H02124482A JP 27798788 A JP27798788 A JP 27798788A JP 27798788 A JP27798788 A JP 27798788A JP H02124482 A JPH02124482 A JP H02124482A
- Authority
- JP
- Japan
- Prior art keywords
- board
- test head
- test
- semiconductor device
- sockets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置が装着されるソケットを備え、半
導体装置試験用テスターに接続される半導体装置用テス
トヘッドに関する。
導体装置試験用テスターに接続される半導体装置用テス
トヘッドに関する。
従来、この種の半導体装置用テストヘッドは第4図ない
し第6図に示すように構成されている。
し第6図に示すように構成されている。
第4図は従来のテストヘッドを示す斜視図、第5図は従
来のテストヘッドのパフォーマンスボードを外した状態
を示す斜視図、第6図は従来のテストヘッドとハンドラ
ーとを組み合わせた使用形態を示す斜視図で、これらの
図において、lはテスター本体、2は操作卓、3はテス
トへ・7ドを示し、このテストヘッド3は後述するタイ
ミング調整用基板および信号増幅用基板とを収容するテ
ストヘッド本体3aと、このテストヘッド本体3aに着
脱自在に設けられ、テストヘッド本体3aの上部開口部
を閉塞するパフォーマンスボード3bとから構成されて
いる。前記テストヘッド本体3a内には、前記テスター
lに信号ケーブル4を介して接続されテスター本体1か
らの信号のタイミングを調整するためのタイミング調整
基板5が幅方向中央部に配置され、このタイミング調整
基板5でタイミング調整された信号を増幅するためのテ
ストヘッド基板6が両側部に配置されている。前記テス
トヘッド基板6の上部にはフォーマンスポード3bに接
続されるテストへラドピン6aが突設されている。
来のテストヘッドのパフォーマンスボードを外した状態
を示す斜視図、第6図は従来のテストヘッドとハンドラ
ーとを組み合わせた使用形態を示す斜視図で、これらの
図において、lはテスター本体、2は操作卓、3はテス
トへ・7ドを示し、このテストヘッド3は後述するタイ
ミング調整用基板および信号増幅用基板とを収容するテ
ストヘッド本体3aと、このテストヘッド本体3aに着
脱自在に設けられ、テストヘッド本体3aの上部開口部
を閉塞するパフォーマンスボード3bとから構成されて
いる。前記テストヘッド本体3a内には、前記テスター
lに信号ケーブル4を介して接続されテスター本体1か
らの信号のタイミングを調整するためのタイミング調整
基板5が幅方向中央部に配置され、このタイミング調整
基板5でタイミング調整された信号を増幅するためのテ
ストヘッド基板6が両側部に配置されている。前記テス
トヘッド基板6の上部にはフォーマンスポード3bに接
続されるテストへラドピン6aが突設されている。
また、前記パフォーマンスボード3bには被測定物たる
半導体装置7が装着されるソケッ)3cが複数搭載され
、このソケット3Cに配線パターン3dを介して接続さ
れかつ前記テストへラドピン6aと接続されるテスター
ピン接触ランドパターン3eが半導体装置7のリードの
本数と対応するように複数形成されている。前記配線パ
ターン3dは、各ソケフ)3cに対応する全てのテスタ
ービン接触ランドパターン3eと各ソケット3Cとの距
離が均一になるよう全ての長さ寸法が同一に形成されて
おり、前記タイミング調整基板5でずれが補正された信
号はタイミングがずれることなく各ソケット3cに伝達
されることになる。すなわち、前記テストヘッド本体3
aにパフォーマンスポード3bを取付けることによっ
て、テストへラドピン6aとテスタービン接触ランドパ
ターン3eとが接触されて接続されることになり、半導
体装置7はソケット3c、配線パターン3d、テスター
ビン接触ランドパターン3 e + テストへラドピン
6 a t テストヘッド基板6およびタイミング調整
基板5を介してテスター本体lに接続されることになる
。このように構成された従来のテストへラド3において
は、第6図に示すように、操作し易いように支持台8に
よって所定の高さに支持され、ハンドラー9によって半
導体装置7の装着、供給が行われており、このハンドラ
ー9はテストへラド3毎に配置されていた。
半導体装置7が装着されるソケッ)3cが複数搭載され
、このソケット3Cに配線パターン3dを介して接続さ
れかつ前記テストへラドピン6aと接続されるテスター
ピン接触ランドパターン3eが半導体装置7のリードの
本数と対応するように複数形成されている。前記配線パ
ターン3dは、各ソケフ)3cに対応する全てのテスタ
ービン接触ランドパターン3eと各ソケット3Cとの距
離が均一になるよう全ての長さ寸法が同一に形成されて
おり、前記タイミング調整基板5でずれが補正された信
号はタイミングがずれることなく各ソケット3cに伝達
されることになる。すなわち、前記テストヘッド本体3
aにパフォーマンスポード3bを取付けることによっ
て、テストへラドピン6aとテスタービン接触ランドパ
ターン3eとが接触されて接続されることになり、半導
体装置7はソケット3c、配線パターン3d、テスター
ビン接触ランドパターン3 e + テストへラドピン
6 a t テストヘッド基板6およびタイミング調整
基板5を介してテスター本体lに接続されることになる
。このように構成された従来のテストへラド3において
は、第6図に示すように、操作し易いように支持台8に
よって所定の高さに支持され、ハンドラー9によって半
導体装置7の装着、供給が行われており、このハンドラ
ー9はテストへラド3毎に配置されていた。
このように構成された半導体装置用テストヘッドを使用
して半導体装置のテストするには、先ず、パフォーマン
スボード3b上のソケット3cに半導体装置7を装着さ
せる。次いで、操作卓2を操作することによって、テス
トプログラムにしたがった半導体装置テスト用信号をテ
スター本体lで作り、この信号を信号ケーブル4を介し
てテストヘッド本体3に送る。各信号はテストヘッド3
内の中央部に配置されたタイミング調整基板5で各信号
間のタイミングのずれが補正され、テストヘッド基板6
で増幅された後テストヘッドピン6aから出力される。
して半導体装置のテストするには、先ず、パフォーマン
スボード3b上のソケット3cに半導体装置7を装着さ
せる。次いで、操作卓2を操作することによって、テス
トプログラムにしたがった半導体装置テスト用信号をテ
スター本体lで作り、この信号を信号ケーブル4を介し
てテストヘッド本体3に送る。各信号はテストヘッド3
内の中央部に配置されたタイミング調整基板5で各信号
間のタイミングのずれが補正され、テストヘッド基板6
で増幅された後テストヘッドピン6aから出力される。
そして、上記信号は前記テストへラドピン6aに接触さ
れたテスタービン接触ランドパターン3eから配線パタ
ーン3dを介してソケット3cに伝えられ、各半導体装
置7に供給されることになる。
れたテスタービン接触ランドパターン3eから配線パタ
ーン3dを介してソケット3cに伝えられ、各半導体装
置7に供給されることになる。
また、各半導体装置7からの信号は前記の信号ルートを
逆に辿ってテスター本体lに送られる。
逆に辿ってテスター本体lに送られる。
しかるに、従来のテストヘッド3は高さが低く、使用に
際しては支持台8が必要になるため、占有面積が大きく
なるという問題があった。また、ハンドラー9がテスト
へラド3一台につき一台ずつ配置させなければならない
ため半導体試験システムとしても占有面積が大きくなり
、しかも、ハンドラー9の数量も多くなるため高価にな
る。
際しては支持台8が必要になるため、占有面積が大きく
なるという問題があった。また、ハンドラー9がテスト
へラド3一台につき一台ずつ配置させなければならない
ため半導体試験システムとしても占有面積が大きくなり
、しかも、ハンドラー9の数量も多くなるため高価にな
る。
本発明に係る半導体装置用テストヘッドは、テスト信号
用タイミング調整基板の上側に前記信号増幅用基板を配
置させ、この信号増幅用基板の上部接触子と接続される
接触部が設けられた配線用ボードを前記信号増幅用基板
の上側に配設し、かつこの配線用ボードの上側に、前記
ソケットが複数搭載されたソケットボードを配設し、前
記接触部と前記各ソケットとを配線接続したものである
。
用タイミング調整基板の上側に前記信号増幅用基板を配
置させ、この信号増幅用基板の上部接触子と接続される
接触部が設けられた配線用ボードを前記信号増幅用基板
の上側に配設し、かつこの配線用ボードの上側に、前記
ソケットが複数搭載されたソケットボードを配設し、前
記接触部と前記各ソケットとを配線接続したものである
。
配線用ボードに全面にわたって接触部を設けることがで
き、ソケットボード上にソケットを互いに近接させて複
数搭載させることができるから、テストヘッドの幅方向
および奥行き方向の寸法を小さく形成でき、床面からテ
ストヘッド上部のまでの高さを高く形成することができ
る。
き、ソケットボード上にソケットを互いに近接させて複
数搭載させることができるから、テストヘッドの幅方向
および奥行き方向の寸法を小さく形成でき、床面からテ
ストヘッド上部のまでの高さを高く形成することができ
る。
以下、本発明の一実施例を第1図ないし第3図によって
詳細に説明する。
詳細に説明する。
第1図は本発明に係る半導体装置用テストヘッドを示す
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスポードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図である。これらの図において前記第
5図で説明したものと同一もしくは同等部材については
同一符号を付し、ここにおいて詳細な説明は省略する。
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスポードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図である。これらの図において前記第
5図で説明したものと同一もしくは同等部材については
同一符号を付し、ここにおいて詳細な説明は省略する。
これらの図において前記第4図ないし第6図で説明した
ものと同一もしくは同等部材については同一符号を付し
、ここにおいて詳細な説明は省略する。これらの図にお
いて、11は本発明に係るテストヘッドで、このテスト
ヘッド11はテストヘッド本体11 aとパフォーマン
スポードllbとからなり、テストヘッド本体11a内
には下部にタイミング調整基板5が配置され、このタイ
ミング調整基板5の上側にテストヘッド基+Ji 6が
配置されている。
ものと同一もしくは同等部材については同一符号を付し
、ここにおいて詳細な説明は省略する。これらの図にお
いて、11は本発明に係るテストヘッドで、このテスト
ヘッド11はテストヘッド本体11 aとパフォーマン
スポードllbとからなり、テストヘッド本体11a内
には下部にタイミング調整基板5が配置され、このタイ
ミング調整基板5の上側にテストヘッド基+Ji 6が
配置されている。
また、前記テストヘッド基板6の上部にはテストヘッド
ビン6aが複数本配設されている。パフォーマンスボー
ドllbは前記テストヘッドピン6aと接触され接続さ
れるテスターピン接触ランドパターン3eがその全面に
わたって設けられており、前記テストヘッド本体11a
に着脱自在に設けられている。12は半導体装置7が装
着されるソケットボードで、このソケットボード12は
、半導体装置7が装着されるソケット3Cが複数(本実
施例においては8個)搭載され、このソケット3cと前
記テスターピン接触ランドパターン3eとを配線材13
で接続させた状態で、前記パフォーマンスポードllb
上に固定されている。なお前記配線材13は、各ソケッ
ト3cに対応する全てのテスターピン接触ランドパター
ン3eと各ソケット3cとの距離が均一になるようにそ
れぞれ同一寸法をもって形成されており、前記タイミン
グ調整基板5でずれが補正された信号はタイミングがず
れることなく各ソケット3Cに伝達されることになる。
ビン6aが複数本配設されている。パフォーマンスボー
ドllbは前記テストヘッドピン6aと接触され接続さ
れるテスターピン接触ランドパターン3eがその全面に
わたって設けられており、前記テストヘッド本体11a
に着脱自在に設けられている。12は半導体装置7が装
着されるソケットボードで、このソケットボード12は
、半導体装置7が装着されるソケット3Cが複数(本実
施例においては8個)搭載され、このソケット3cと前
記テスターピン接触ランドパターン3eとを配線材13
で接続させた状態で、前記パフォーマンスポードllb
上に固定されている。なお前記配線材13は、各ソケッ
ト3cに対応する全てのテスターピン接触ランドパター
ン3eと各ソケット3cとの距離が均一になるようにそ
れぞれ同一寸法をもって形成されており、前記タイミン
グ調整基板5でずれが補正された信号はタイミングがず
れることなく各ソケット3Cに伝達されることになる。
すなわち、このパフォーマンスポードllbをテストヘ
ッド本体11aに取付けることによって、前記テストへ
ノドピン6aとテスターピン接触ランドパターン3eと
が接触され接続されることになり、このテスターピン接
触ランドパターン3eに配線材13およびソケット3C
を介して接続された半導体装置7がテスター本体lに接
続されることになる。なお、14はキャスターである。
ッド本体11aに取付けることによって、前記テストへ
ノドピン6aとテスターピン接触ランドパターン3eと
が接触され接続されることになり、このテスターピン接
触ランドパターン3eに配線材13およびソケット3C
を介して接続された半導体装置7がテスター本体lに接
続されることになる。なお、14はキャスターである。
このように構成された半導体装置用テストヘッドに半導
体装置7を装着させてテスター本体1からテスト用信号
を送ると、テスト用信号はタイミング調整基板5で全ビ
ン間のタイミングを調整された後、テストヘッド本体l
laの上部に配置されたテストヘッド基板6によって増
幅され、テストへノドピン6aを介してこれと接続され
たパフォーマンスポードllbのテスターピン接触ラン
ドパターン3eへ送られる。そして、テスト用信号は配
線材13を介してソケットボード12のソケット3Cに
伝えられ、半導体装置7に送られることになる。また、
半導体装置7からの信号は前記の信号ルートを逆に辿っ
てテスター本体lに送られる。そして、このテストヘッ
ド11が複数台接続されたテスターをハンドラーと接続
する場合には、第3図に示すようなテストへラド11の
上側を覆うハンドラー15が使用される。このハンドラ
ー15は、テストへラド11を幅方向に複数台並設した
状態でこれらテストヘッド11.11・・・の上方を覆
うように形成されており、複数のテストヘッド11.1
1・・・に対して一台配置される。
体装置7を装着させてテスター本体1からテスト用信号
を送ると、テスト用信号はタイミング調整基板5で全ビ
ン間のタイミングを調整された後、テストヘッド本体l
laの上部に配置されたテストヘッド基板6によって増
幅され、テストへノドピン6aを介してこれと接続され
たパフォーマンスポードllbのテスターピン接触ラン
ドパターン3eへ送られる。そして、テスト用信号は配
線材13を介してソケットボード12のソケット3Cに
伝えられ、半導体装置7に送られることになる。また、
半導体装置7からの信号は前記の信号ルートを逆に辿っ
てテスター本体lに送られる。そして、このテストヘッ
ド11が複数台接続されたテスターをハンドラーと接続
する場合には、第3図に示すようなテストへラド11の
上側を覆うハンドラー15が使用される。このハンドラ
ー15は、テストへラド11を幅方向に複数台並設した
状態でこれらテストヘッド11.11・・・の上方を覆
うように形成されており、複数のテストヘッド11.1
1・・・に対して一台配置される。
したがって、本実施例によればパフォーマンスポードl
lbの上側にソケットボード12を配置させ両ボード間
を配線材13で接続したため、パフォーマンスポードI
lbにテスターピン接触ランドパターン3eを全面にわ
たって設けることができ、ソケットボード12上にはソ
ケット3cを互いに近接させてより多く搭載することが
できるからテストヘッド11の幅方向および奥行き方向
の寸法を小さく形成できる。しかも、タイミング調整基
板5の上側にテストヘッド基板6を配置したため、床面
からソケットボード12までの高さが高く形成されるこ
とになる。
lbの上側にソケットボード12を配置させ両ボード間
を配線材13で接続したため、パフォーマンスポードI
lbにテスターピン接触ランドパターン3eを全面にわ
たって設けることができ、ソケットボード12上にはソ
ケット3cを互いに近接させてより多く搭載することが
できるからテストヘッド11の幅方向および奥行き方向
の寸法を小さく形成できる。しかも、タイミング調整基
板5の上側にテストヘッド基板6を配置したため、床面
からソケットボード12までの高さが高く形成されるこ
とになる。
以上説明したように本発明によれば、テスト信号用タイ
ミング調整基板の上側に前記信号増幅用基板を配置させ
、この信号増幅用基板の上部接触子と接続される接触部
が設けられた配線用ボードを前記信号増幅用基板の上側
に配設し、かつこの配線用ボードの上側に、前記ソケッ
トが複数搭載されたソケットボードを配設し、前記接触
部と前記名ソケットとを配線接続したため、配線用ボー
ドに全面にわたって接触部を設けることができ、ソケッ
トボード上にソケットを互いに近接させて複数搭載させ
ることができるから、テストヘッドの幅方向および奥行
き方向の寸法を小さく形成でき、床面からテストヘッド
上部のまでの高さを高く形成することができる。したが
って、本発明のテストヘッドにおいては占有床面積が減
少され、しかも支持台等が不要になる。また、本発明の
テストヘッドを複数台並べ、全てのテストヘッドに一台
のハンドラーで半導体装置を供給することもできるから
、このようにするとハンドラーの数量を減らすことがで
きコストを低く抑えることができるという効果もある。
ミング調整基板の上側に前記信号増幅用基板を配置させ
、この信号増幅用基板の上部接触子と接続される接触部
が設けられた配線用ボードを前記信号増幅用基板の上側
に配設し、かつこの配線用ボードの上側に、前記ソケッ
トが複数搭載されたソケットボードを配設し、前記接触
部と前記名ソケットとを配線接続したため、配線用ボー
ドに全面にわたって接触部を設けることができ、ソケッ
トボード上にソケットを互いに近接させて複数搭載させ
ることができるから、テストヘッドの幅方向および奥行
き方向の寸法を小さく形成でき、床面からテストヘッド
上部のまでの高さを高く形成することができる。したが
って、本発明のテストヘッドにおいては占有床面積が減
少され、しかも支持台等が不要になる。また、本発明の
テストヘッドを複数台並べ、全てのテストヘッドに一台
のハンドラーで半導体装置を供給することもできるから
、このようにするとハンドラーの数量を減らすことがで
きコストを低く抑えることができるという効果もある。
第1図は本発明に係る半導体装置用テストヘッドを示す
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスボードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図、第4図は従来のテストヘッドを示
す斜視図、第5図は従来のテストヘッドのパフォーマン
スポードを外した状態を示す斜視図、第6図は従来のテ
ストヘッドとハンドラーとを組み合わせた使用形態を示
す斜視図である。 l・・・・テスター本体、3C・・・・ソケット、3e
・・・・テスターピン接触ランドパターン、5・・・・
タイミング調整基板、6・・・・テストヘッド基板、6
a・・・・テストヘッドビン、7・・・・半導体装置、
11・・・・テストヘッド、lla・・・・テストヘッ
ド本体、llb目・・パフォーマンスポード、12・・
・・ソケットボード、13・・・・配線材。
斜視図、第2図は本発明に係るテストヘッドのパフォー
マンスボードを外した状態を示す斜視図、第3図は本発
明に係るテストヘッドとハンドラーとを組み合わせた使
用形態を示す斜視図、第4図は従来のテストヘッドを示
す斜視図、第5図は従来のテストヘッドのパフォーマン
スポードを外した状態を示す斜視図、第6図は従来のテ
ストヘッドとハンドラーとを組み合わせた使用形態を示
す斜視図である。 l・・・・テスター本体、3C・・・・ソケット、3e
・・・・テスターピン接触ランドパターン、5・・・・
タイミング調整基板、6・・・・テストヘッド基板、6
a・・・・テストヘッドビン、7・・・・半導体装置、
11・・・・テストヘッド、lla・・・・テストヘッ
ド本体、llb目・・パフォーマンスポード、12・・
・・ソケットボード、13・・・・配線材。
Claims (1)
- テストヘッド本体内にテスト信号用タイミング調整基
板および信号増幅用基板が複数設けられ、テストヘッド
本体上の半導体装置装着用ソケットが前記両基板を介し
てテスター本体に接続される半導体装置用テストヘッド
において、前記テスト信号用タイミング調整基板の上側
に前記信号増幅用基板を配置させ、この信号増幅用基板
の上部接触子と接続される接触部が設けられた配線用ボ
ードを前記信号増幅用基板の上側に配設し、かつこの配
線用ボードの上側に、前記ソケットが複数搭載されたソ
ケットボードを配設し、前記接触部と前記各ソケットと
を配線接続したことを特徴とする半導体装置用テストヘ
ッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27798788A JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27798788A JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02124482A true JPH02124482A (ja) | 1990-05-11 |
| JPH083516B2 JPH083516B2 (ja) | 1996-01-17 |
Family
ID=17591049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27798788A Expired - Lifetime JPH083516B2 (ja) | 1988-11-01 | 1988-11-01 | 半導体装置用テストヘッドおよびテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083516B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027491A1 (fr) * | 1996-01-22 | 1997-07-31 | Advantest Corporation | Tete d'essai pour dispositif d'essai de semi-conducteurs |
| WO2006085364A1 (ja) * | 2005-02-09 | 2006-08-17 | Advantest Corporation | 電子部品試験装置 |
| KR100798104B1 (ko) * | 2006-02-06 | 2008-01-28 | 가부시키가이샤 아드반테스트 | 전자부품 시험장치 |
| JP2008180726A (ja) * | 2003-04-04 | 2008-08-07 | Advantest Corp | 接続ユニットおよび試験装置 |
-
1988
- 1988-11-01 JP JP27798788A patent/JPH083516B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027491A1 (fr) * | 1996-01-22 | 1997-07-31 | Advantest Corporation | Tete d'essai pour dispositif d'essai de semi-conducteurs |
| JP2008180726A (ja) * | 2003-04-04 | 2008-08-07 | Advantest Corp | 接続ユニットおよび試験装置 |
| WO2006085364A1 (ja) * | 2005-02-09 | 2006-08-17 | Advantest Corporation | 電子部品試験装置 |
| KR100798104B1 (ko) * | 2006-02-06 | 2008-01-28 | 가부시키가이샤 아드반테스트 | 전자부품 시험장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH083516B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491426A (en) | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations | |
| EP0226995A2 (en) | Multiple lead probe for integrated circuits | |
| WO2004001429A1 (en) | Multi-socket board for open/short tester | |
| JPH02124482A (ja) | 半導体装置用テストヘッドおよびテスト方法 | |
| JP2002222839A (ja) | プローブカード | |
| US4598246A (en) | Printed circuit board tester having a flex and wiping action free vacuum actuated edge connector | |
| US6741072B2 (en) | Docking system for connecting a tester to a probe station using an A-type docking configuration | |
| US5021000A (en) | Zero insertion force socket with low inductance and capacitance | |
| JP2940599B2 (ja) | 印刷配線板のテスタ用トランスレータ固定装置 | |
| JP4067846B2 (ja) | 電子機器の基板支持構造 | |
| JPH1130644A (ja) | Ic試験装置のテストヘッドと試料との接続機構 | |
| JP2626148B2 (ja) | 半導体試験システム装置 | |
| KR102939478B1 (ko) | 프로브 유닛의 제조 방법, 프로브 유닛, 프로브 실장체 및 전기 검사 장치 | |
| JPS63133544A (ja) | プロ−ブボ−ド | |
| JPH0192669A (ja) | Ic測定用キャリア | |
| JPH0454468A (ja) | セラミック配線基板の導通/絶縁検査装置 | |
| KR100307201B1 (ko) | 반도체 소자 테스트 시스템 | |
| JPH04216642A (ja) | 半導体パッケージ用キャリア及び半導体パッケージの測定方法 | |
| JPS6355948A (ja) | プロ−ブ装置 | |
| JPH04364794A (ja) | 半導体モジュール | |
| JPH0283477U (ja) | ||
| JPH04365344A (ja) | プローブカード | |
| JPH01213181A (ja) | 素子収納用トレイ | |
| KR20100004932A (ko) | 반도체 장치의 시험 장치 | |
| JPH10104272A (ja) | プローブカード |