JPH0212522A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ラスクスキャン方式の表示装置の記憶回路
に記憶されている情報を表示させるための表示制御装置
に関するものである。

〔従来の技術〕

第８図は記憶回路に記憶されている情報と表示装置の表
示画面との関係を示す図である。図において、２Ｍは記
憶回路に記憶されている情報であり、水平アドレスを２
Ｘ、垂直アドレスを２Ｙとしており、この例では２　Ｍ
＋　、　　２　Ｍｚ　、　　２　Ｍｓの３ブロツクにそ
れぞれｍ、、ｍ！　、ｍ３の情報が記憶されている。４
Ｍは表示画面であり、水平アドレスを４Ｘ、垂直アドレ
スを４Ｙとしている。

記憶情報ｍ、、ｍｔ　、ｍ、が図のようにｍ、、ｍ。

ｍ３の表示枠ウィンドの優先順に複数（マルチ）ウィン
ド表示されている。

このような表示を実現する従来の装置を第７図に示す。

図において、１はメモリ２に情報を書込み又は読出しす
る書込み読出し１１１１１回路、２は情報を記憶するメ
モリ、３は表示情報だけをメモリ２からメモリ４へ転送
する転送制御回路、４は表示メモリを記憶するメモリ、
５はメモリ４から表示装置へ表示情報を転送する表示出
力制御回路である。

次に動作について説明する。第８図に示すような表示を
行う場合、先ず入出力ＮＩＡＤから表示情報をウィンド
毎に書込み読出し制御回路１によってメモリアドレス線
（２Ｘ、２Ｙ）を指定し、メモリ２人出力！１ｉ２ＷＲ
からメモリ２へ書込む。即ちｍｌ、ｍｇ、ｍ、をそれぞ
れのメモリエリア２Ｍ１．２Ｍ　ｔ、　２　Ｍ　３に書
込む、この情報を表示画面４Ｍのような複数画面表示を
行うには４Ｍと同一の情報をメモリ４に用意する必要が
ある。即ち転送制御回路３によってメモリ２アドレス線
（２Ｘ、２Ｙ）でメモリ２出力線２Ｒから読出しを行な
い、メモリ４アドレス線（４Ｘ、４Ｙ）でメモリ４人力
線４Ｗから書込みを行なう、先ずｍ、をメモリ４に転送
し次にｍ＝をメモリ４に転送し最後にｍ、をメモリ４に
転送し１、これによって表示画面４Ｍと同一の情報をメ
モリ４に記憶させる。次に表示出力制御回路によってメ
モリ４アドレス′４ＩＡ（４Ｘ。

４Ｙ）でメモリ４出力線４Ｒから読出し出力線Ｄ０に出
力しメモリ４の記憶内容を順次読出して表示装置に送り
表示を行う。

（発明が解決しようとする課題〕 従来の表示制御装置は以上のように構成されているので
、表示画面用メモリとして専用のメモリ４を用意しなけ
ればならない。また表示内容が変わればそのつどメモリ
からメモリへ転送しなければならないが、転送中は表示
画面が固定できず表示が不可能となる。第８図のような
画面を転送で合成する場合、メモリにおいては前の記憶
内容を新しい転送内容で更新できなければならないか、
又は、ｍ、、ｍ３を口　、＝のように重ね合わさる部分
を除いたかたちで転送する必要があり１、転送処理が複
雑である。

このように従来の表示制御装置は表示画面用メモリを必
要とするためコスト上の問題があるのみならず、機能面
でも問題があった。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、メモリは１種でよく、従ってメ
モリからメモリへの転送を要することなく複数（マルチ
）ウィンドの表示制御を行なえる装置を得ることを目的
とする。

〔課題を解決するための手段〕

この発明に係る表示制御装置は、表示装置の走査（スキ
ャン）中に同時に実時間で表示情報記憶回路に記憶して
いる中から、表示画面のウィンドに表示すべき情報を読
出すための、メモリアドレスを生成するものであり、生
成されたアドレスで表示情報記憶回路をアクセスすれば
所定の表示情報が得られるものである。このようなアド
レス生成を走査中の単位時間毎に行うようにさせるため
この時間毎に表示すべきウィンドを決め記憶回路中の表
示情報のアドレスを決めるものである。

〔作用〕

第８図の表示を行う場合、この発明では表示走査しなが
ら、先ずメモリ２Ｍの中のｍ、、ｍｇ、ｍユのどのウィ
ンドかを選定し、次に選定されたウィンドに表示するメ
モリＩＭの中の情報の位置アドレスを算出し、このアド
レスでメモリＩＭをアクセスし読出した情報を表示装置
に送る。この動作を表示走査しながら単位時間毎に実行
して全ての走査時間に渡り実行し、全てのウィンドを優
先順位（第８図ではｍ　ｌ、　ｍ　ｇ、　ｍ　、の１ｕ
ｌｌ）をもって表示できるようにする。

〔実施例〕

以下、この発明の一実施例を図について説明する。第２
図はこの発明の一実施例による表示制御装置を含むｖｆ
Ａｓ装置の図である。図において、１１は表示情報を記
憶する表示情報記憶回路、１は入出力ｖＡＤ、からメモ
リアドレス！６１ｊ　（Ｘ、　　Ｙ）でメモリ入出力線
ＷＲを通って表示情報記憶回路へ情報を書込み、読出し
する書込み読出し制御回路、１２はメモリアドレスｖＡ
（Ｘ、Ｙ）で表示情報紀憶回路からメモリ出力線Ｒを遣
って出力線Ｄ０より表示装置へ情報を転送する表示出力
制御回路である。

この発明に係る表示制御装置は第２図における表示出力
制御回路１２のアドレス（Ｘ、′・Ｙ）を制御生成する
ものである。

この発明の一実施例による表示制御装置の構成を第１図
に示す。図において、２１は表示装置の画面上の特定の
表示（ウィンド）の位置を示すウィンドアドレス情報と
、このウィンドに表示する情報（ビューボート）の第１
図の表示情報を記憶する表示情報記憶回路１１における
記憶位置を示すビューボートアドレス情報とを１組の情
報として複数のウィンド数に対応した複数組の情報を記
憶するウィンド記憶回路、２２はウィンド記憶回路の複
数の組情報から所定の組を選択するアドレス選択回路、
２３は選ばれた組情報と走査時間情報とでウィンドに表
示する表示情報記憶回路の記憶位置アドレスを計算する
アドレス演算回路である。

第３図は第１図の表示制御装置の一構成例を更に詳しく
図示したものであり、この第３図の回路によって第４図
の画面上のウィンドに第５図の表示情報記憶回路のアド
レス上に記憶されているビニ−ボート情報を表示しよう
とするものである。

第３図において、４９は複数のウィンド情報を記憶して
いるウィンドメモリアレイで、第２図のウィンド記憶回
路２１の中心部に相当する。アレイ４９の内部は次の４
１〜４８の８種の情報より成り、８種で１つのウィンド
の組情報を成す。４３はウィンドの開始水平アドレスＨ
，，ｌｂ（第４図参照）を記憶するＨ。メモリアレイ、
４１はウィンドの終了水平アドレスＨｗ、（第４図参照
）を記憶するＨ　ｗｅメモリアレイ、４２は水平走査時
刻がＨｌとＨｗａＯ間にあることを記憶するＨｂメモリ
アレイ、４４はウィンドの開始垂直アドレスｖｗｂ（第
４図参照）を記憶するＶ。メモリアレイ、４６はウィン
ドの終了垂直アドレスＶ、１（第４図参照）を記憶する
■１．メモリアレイ、４５は垂直走査時刻がＶｗｂとｖ
ｗ、の間にあることを記憶するｖ１メモリアレイ、４７
はビューボートの開始水平アドレスＨ１（第５図参照）
を記憶するＨｗｂメモリアレイ、４８はビニ−ボートの
開始垂直アドレスＶ。

（第５図参照）を記憶するＶＶｂメモリアレイである。

また３４はウィンドメモリアレイ４９をアドレスするア
ドレス回路であり、これにより８種の情報の組の１つを
複数のウィンド情報の中からアドレスする。

３３はアドレス回路３４にアドレスを与えてウィンドの
優先順位を設定できる情報を記憶する優先順位メモリア
レイである。３２は優先順位メモリアレイ３４をアドレ
スする優先順位メモリアドレス回路である。３１はメモ
リアレイ３３を順番にアドレスするような情報をアドレ
ス回路３２に与えるウィンドタイミングカウンタである
。５８は水平走査タイミング信号Ｈ１出力５８６を発生
するＨｔタイミングカウンタ、５９は垂直走査タイミン
グ信号ｖｔ出力５９６を発生する■、タイミングカウン
タである。５２はＨｔ出力５８６とウィンドメモリアレ
イ４９のＨｗｂ出力４３６との内容を比較する比較器で
、Ｈｔ”ＨＷｂのとき一敗信号ＣＨｗｂ出力５２６が付
勢されウィンドメモリアレイ４９のＨｌをリセットする
。５１はＨ４出力５８６とウィンドメモリアレイ４９の
Ｈｗａ出力４１６との内容を比較する比較器で、Ｈｔ−
Ｈ，。

のとき−散出力ＣＨ，，出力５１６が付勢され、ウィン
ドメモリアレイ４９のＨｈをセットする。５３はｖ２出
力５９６とウィンドメモリアレイ４９のＶｗｂ出力４４
６との内容を比較する比較器で、Ｖｔ−Ｖｗｂのとき一
敗信号ＣＶ　−ｂ出力５３６が付勢されウィンドメモリ
アレイ４９のｖｌをセットする。５４は■、出力５９６
とウィンドメモリアレイ４９の■ユ、出力４６６との内
容を比較する比較器で、■、　ｘ　Ｖ　ｗｌｌのとき一
致信号ＣＶ、、、、出力５４６が付勢されウィンドメモ
リアレイ４９のｖ、。

をリセットする。

５５はＨｋ出力４２６とＣＨｗｂ出力５２６とＣＨｉｔ
ｓ出力５１６のＨ論理和（オア）ゲートで、Ｈｏ繍比出
力５５６生成する。５６は■、出力４５６とＣＶ、、ｂ
出力５３６とＣＶ、、出力５４６のＶ論理和（オア）ゲ
ートで、Ｖｏｌｔ出力５６６を生成する。

５７は）Ｉｏｎ出力５５６とＶＯＲ出力５６６（７）Ｈ
Ｖ論理積（アンド）ゲートで、ＨＶＡＮＩＩ出力５７６
を生成する。この信号がウィンドの組情報の一つを選択
する信号である。

６１．６２，６３．６４はＨＶＡＭ！ｌ出力５７６でゲ
ートされ、それぞれウィンドメモリアレイ４９のＨｗｂ
出力、ｖｏ出力ｔＨＷｂ出力＊Ｖｖｂ出力を選択転送す
る転送ゲートであり、この出力をラッチ７１．７２．７
３．７４で記憶する。８１．８２．８３．８４はウィン
ドアドレス演算回路９１に入力するためそれぞれＨ１＋
　　ＶＷｂｒ　　ＨＶｈ＊　ＶＶｂ情報を記憶するパフ
ファラッチである。９８は水平タイミング信号Ｈｔの遅
延信号Ｈｔａ出”力９８６を生成する遅延器、９９は垂
直タイミング信号ｖｔの遅延信号ＶＷ出力９９６を生成
する遅延器、９１は第１図のアドレス演算回路２３に相
当する演算回路テアリ、Ｈ０出力９８６、Ｖｔｄ出力９
９６とウィンドメモリアレイのウィンド情報から選択さ
れラッチされたＨｗ＆出力８１６．Ｖ、ｂ出力８２６、
Ｈｖｂ出力８３６．Ｖｖｂ出力８４６とにより表示ウィ
ンドのアドレスを演算し、その演算結果として水平アド
レス演算回路９１６、垂直アドレス出力Ｖム出力９１７
を生成する。

次に第３図の実施例の動作について例として４レベルの
ウィンドコントロールの動作タイミングを示す第６図に
基づいて説明する。第６図は垂直走査時間ｖ１タイミン
グカウンタ５９がＶＪ％水平走査時間Ｈ２タイミングカ
ウンタ５８がＨｉのときの代表的な各部のタイミングの
例を示している。ウィンドタイミングカウンタ３１は水
平走査Ｈ２タイミングカウンタ５８の１カウント値の時
間に１周期のカウントを行うもので、図では例としてカ
ウント値を＃１〜＃４としている。このカウント値が優
先順位メモリアドレス回路３２でデコードされ、それぞ
れ＃１〜＃４の優先順位メモリのアドレスを指定する。

第６図の例では優先順位メモリにはアドレス＃１〜＃４
に＊３．　　＊１．　　＊４．　　本２の内容が設定さ
れているものとしている。このように設定すればウィン
ドメモリは＊３．＊１．＊４．　　本２の順にアドレス
され、優先順位が＊２．＊４．＊１゜＊３の順になるこ
とを意味している。従って＊ｌ〜＊４の設定順を変更す
れば簡単に優先順位を変更できる。

先ず＊３でアドレスされたウィンドメモリから傘３のウ
ィンド情報Ｈｗｂ　（４３６）　、　Ｈ−（４１６）、
Ｈｂ　　（４２６）、Ｖｗｂ　（４４６）、Ｖｗ＊　（
４６６）、Ｖｌ、（４５６）、Ｈｖｂ　（４７６）、Ｖ
−ｂ（４８６）が読出される０次に水平走査タイミング
カウンタ５８の内容Ｈｉ　　（５８６）とＨｌ、Ｈ８゜
とが比較器５２．５１で比較される。ＨＩとＨユｂとが
一致すれば一致信号ｃＨｗｂ　（５２６）でＨｌをセッ
トし、ＨｌとＨｗ、とが−敗すれば一致信号ＣＨ，，（
５１６）でＨｈをリセットする。同様に垂直走査タイミ
ングカウンタ５９の内容ｖ、　　（５９６）とＶ　１ｍ
ｂ＋　ｖＷ＠とが比較器５３．５４で比較され、■、と
Ｖｗｂとが一致すれば一致信号ＣＶｗｂ（５３６）でｖ
８をセントし、ｖｊとＶ、、、とが−敗すれば一致信号
Ｃｖユ、　（５４６）で■、をリセットする。

比較結果とＨｈ、Ｖｈの状態により、ＣＨｗｂ又はＣ）
Ｉｗ、又はＨ５が付勢されればオアゲート５５の出力Ｈ
０，（５５６）が付勢される。ｃｖ、ｂ又はＣＶ、、又
はｖｋが付勢されれはオアゲート５６の出力Ｖｏｗ（５
６６）が付勢される。ＨｏａとＶ　ｏ　ａ　カ共に付勢
されればアンドゲート５７の出力ＨＶＡＮ１１（５７６
）が付勢されるｅＨＶＡＮｌ）が付勢されることは、こ
のアドレス＊３のウィンド情報はｖｊ。

ＨＩの時間に表示されるべきウィンドであることを示し
ている。従って第６図のようにＨＶＡＮゎ信号（５７６
’）によってＨｉｉｂ＋　ＶＷｂｒ　ＨＶｂ＋　Ｖ”ｌ
ｂの情報が転送ゲート６１〜６４を通りラッチ７１〜７
４に転送される。

以下同様に次のウィンドメモリアドレス＊１で動作する
が、この例ではアンドゲート５７にてアンドが成立せず
、従ってラッチ７１〜７４は前の状態を保つ。同様にウ
ィンドメモリアドレス＊４でもアンドゲート５７が成立
せずラッチ７１〜７４は変更しない、これに対し、ウイ
ンドメモリアドレス＊２ではアンドゲート５７が成立し
、ラッチ７１〜７４の内容はアドレス＊２のウィンド情
報Ｈ１、Ｖ　１ｊｂｏ　　Ｈｖｂ＋　　ＶＶｋによって
取って変わられる。即ち＊３より＊２の方が優先順位が
高いことを示す０次に＊２アドレスの直後にラッチ７１
〜７４からバッファラッチ８１〜８４へ転送され、ラッ
チ８１〜８４はＨｏ１の間保持される。

次にラッチ８１〜８４に保持されているウィンド情報Ｈ
，ｂ　（８１６）　、　Ｖｗｂ　ｃ８２６）　、　Ｈ，
ｈ（８３６）、Ｖｖｂ（８４６）及びＨｔ　、　ＶＪ　
（ＤＩ　Ｈ、カウント分の遅延器９８．９９の出力Ｈム
、１（９８６）、ｖｊ　（９９６）によりＨｂｔの時間
に表示アドレス演算回路９１で表示ウィンドアドレスの
演算が行われる。演算の例としては演算回路９１の中の
図示しない加減算回路にて次の式％式％） から水平アドレスＨＡＩ　垂直アドレスｖＡを求め、こ
れをＨｉ　＋　１の時間に表示水平アドレスＨ＾出力９
１６、表示垂直アドレスｖＡ出力９１７から表示情報記
憶回路のアドレスとして出力しアクセスする。

このような動作を水平走査Ｈ，カウンタ及び垂直走査Ｖ
１カウンタの全ての表示画面走査時間において行うこと
により、表示画面全体のアドレス制御ができる。

このウィンド制ｍ装置はウィンドメモリ４９にアドレス
Ａｗ（３４１）でウィンドのアドレスＨＷｂ＋　　Ｖ、
ｂ、　Ｈｗａｌ　　ｖｗｓを４３１．４１１，４４１゜
４６１からビューボートのアドレスＨ１ｂ＋　　ＶＶｂ
を４７１．４８１から設定し、水平ホールドピントＨｂ
、垂直ホールドビット■１を４２１，４５１であらかじ
めリセットしておき（リセットしなくてもよい場合もあ
る）、優先順位メモリ３３にアドレスＡｐ　　（３２１
）でそれぞれのウィンドの優先順位を入力ＰＤ（３３１
）から設定して使用する。

このように、本実施例によれば、表示走査の単位時間毎
に設定された優先順位に従って複数のウィンドの中の１
つを選定し、ウィンドアドレスを計算するような構成に
し、かつその選択とアドレス計算とを並行して行なうバ
イブライン処理を実すするようにしたので、表示専用の
記憶回路を設ける必要がなくなり、またそのような記憶
回路に転送する必要もなく、表示情報記憶回路の任意の
アドレスの内容を任意の優先順位で複数（マルチ）多重
にウィンド単位で表示できる、実時間動作の高機能のも
のを安価に実現できる効果がある。

なお、上記実施例では１つのウィンドの組情報としてＨ
ｗｌｗ　ＶＷ＆＋　１（ｗｌｌｌ　Ｖｔｉ＠ｌ　Ｈｈ　
ｌ　Ｖｂ　ｌ　ＨＶｂ＋　　ＶＶｂを用意したが、更に
次のような情報を付加すると闇単に機能を向上できる。

■、ウィンドの外枠を表示させるかどうかの情報を付け
る。枠金体の制御でも４辺それぞれの枠を制御させるこ
ともできる。

■、ウィンドの中の表示の色を措定する情報を付ける。

この情報によってそれぞれのウィンドの色を指定できる
。

■、ウィンドの中の表示を所定の時間間隔で点灯したり
、消滅したり、色を変えたりする情報を付けることもで
きる。

〔発明の効果〕

以上のように、この発明に係る表示制御装置によれば、
表示走査の単位時間毎に設定された優先順位に従って複
数のウィンドの中の１つを選定してそのウィンドアドレ
スを計算するように構成したので、表示用専用の記憶回
路を必要とすることなく、表示情報記憶回路の任意のア
ドレスの内容を任意の優先順位で複数（マルチ）多重に
ウィンド単位で表示できる、実時間動作の高機能のもの
を安価に実現できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による表示制御装置を示す
図、第２図はこの発明の一実施例による表示制御装置を
含む制御装置を示す図、第３図はこの発明の一実施例に
よる表示制御装置を示す図、第４図はこの実施例におけ
る画面上のウィンドの一例を示す図、第５図はこの実施
例におけるビューボートの一例を示す図、第６図はこの
実施例の動作タイミングを示す図、第７図は従来の表示
制御装置を示す図、第８図は従来の表示動作を説明する
メモリと画面との関連を示す図である。 図において、３２．３３は優先順位メモリ、３４．４９
はウィンド記憶回路、５８．５９は水平。 垂直走査回路、５１．５２．５３．５４は比較回路、５
５．５６は論理和（オア）回路、５７は論理積（アンド
）回路、６１．６２，６３．６４は転送ゲート回路、７
１．７２，７３．７４は一時記憶ラッチ回路、８１．８
２，８３．８４はパフファラッチ回路、９１はアドレス
演算回路、２２は選択回路、２３はアドレス演算回路、
１１は表示情報記憶回路である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）マルチウインド表示を行なうべく表示装置を制御
   する装置において、 表示装置に表示する情報を記憶する表示情報記憶回路と
   、 表示装置の画面上の特定の表示枠の位置を示すウインド
   アドレス情報とこのウインドに表示する情報の上記表示
   情報記憶回路における記憶位置を示すビューポートアド
   レス情報とを１組情報として複数のウインド数に対応し
   た複数組の情報を記憶するウインド記憶回路と、 水平走査時間の一部である単位走査時間にこのウインド
   記憶回路の複数の組情報を読出し、その中から所定の組
   情報を選択するアドレス選択回路と、 選択された組情報と水平走査時間情報と垂直走査時間情
   報とで単位走査時間毎にウインドに表示する表示情報記
   憶回路の記憶位置アドレスを計算するアドレス演算回路
   とを備え、マルチウインドアドレスを生成することを特
   徴とする表示制御装置。