JPH02125293A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPH02125293A JPH02125293A JP63279571A JP27957188A JPH02125293A JP H02125293 A JPH02125293 A JP H02125293A JP 63279571 A JP63279571 A JP 63279571A JP 27957188 A JP27957188 A JP 27957188A JP H02125293 A JPH02125293 A JP H02125293A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- display
- vram
- data
- picture plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＣＲＴ表示装置、特に二画面以上の高速切換
えのできるＣＲＴ表示装置に関する。
えのできるＣＲＴ表示装置に関する。
［従来の技術］
従来のＣＲＴ表示装置として、例えば特開昭６１−６９
０９３号公開公報に示されるものが提案されている。
０９３号公開公報に示されるものが提案されている。
この装置においては、第３図に示されるごとく、ＣＰＵ
（１）の指示によって、ＣＲＴコントロラ（２）がＶ
ＲＡＭ−１（３ａ）又はＶＲＡＭ２（３ｂ）のビットマ
ツプに表示画面データを描画し、その表示画面はＶＲＡ
Ｍ（３ａ）、（３ｂ）１こ＝８憶される。
（１）の指示によって、ＣＲＴコントロラ（２）がＶ
ＲＡＭ−１（３ａ）又はＶＲＡＭ２（３ｂ）のビットマ
ツプに表示画面データを描画し、その表示画面はＶＲＡ
Ｍ（３ａ）、（３ｂ）１こ＝８憶される。
この記憶されたデータは、ＣＲＴコントローラ（２）の
指示により、セレクタ（４）によって選択切替えされ、
ＶＲＡＭ−１（３ａ）又はＶＲＡＭ−２（３ｂ）よりの
パラレルビデオデータはパラレル／シリアル変換器（５
）において高速シリアルデータに変換されて、ＣＲＴ
（６）に表示される。この間の動作は、オペレータが操
作パネル（７）を操作してＣＰＵ （１）に命令を与え
ることによって制御される。
指示により、セレクタ（４）によって選択切替えされ、
ＶＲＡＭ−１（３ａ）又はＶＲＡＭ−２（３ｂ）よりの
パラレルビデオデータはパラレル／シリアル変換器（５
）において高速シリアルデータに変換されて、ＣＲＴ
（６）に表示される。この間の動作は、オペレータが操
作パネル（７）を操作してＣＰＵ （１）に命令を与え
ることによって制御される。
この装置においては、先ずオペレータが操作パネル（７
）を操作して、ＣＰＵ （１）に指令を与えて、ＣＲＴ
＝Ｉントｏ−ラ（２） １．：ＶＲＡＭ −１（３ａ）
に表示画面を記憶させる。
）を操作して、ＣＰＵ （１）に指令を与えて、ＣＲＴ
＝Ｉントｏ−ラ（２） １．：ＶＲＡＭ −１（３ａ）
に表示画面を記憶させる。
その後再び操作パネル（７）を操作して、ＣＰＵ（１）
に命令を与えると、ＣＲＴコントローラ（２）がセレク
タ（４）１．：ヨリＶＲＡＭ−１（３ａ）を選択する制
御を行う。そうすると、ＶＲＡＭ−１（３ａ）は記憶さ
れた表示画面のパラレルビデオデータはパラレル／シリ
アル変換器（５）においてシリアルビデオデータに変換
されてＣＲＴ（６）において画面表示される。この間、
操作パネル（７）を操作することにより、または定めら
れたプログラムにより、空いているＶＲＡＭ−２（３ｂ
）には次の表示画面データを記憶するように、ＣＲＴコ
ントローラ（２）に、ＣＰＵ （１）から命令が発生さ
れる。そうすると、ＣＲＴコントローラ（２）は、選択
されていないＶＲＡＭ−２（３ｂ）に次の表示ｆ＄備と
して、画面データをビットマツプ展開及び描画する。
に命令を与えると、ＣＲＴコントローラ（２）がセレク
タ（４）１．：ヨリＶＲＡＭ−１（３ａ）を選択する制
御を行う。そうすると、ＶＲＡＭ−１（３ａ）は記憶さ
れた表示画面のパラレルビデオデータはパラレル／シリ
アル変換器（５）においてシリアルビデオデータに変換
されてＣＲＴ（６）において画面表示される。この間、
操作パネル（７）を操作することにより、または定めら
れたプログラムにより、空いているＶＲＡＭ−２（３ｂ
）には次の表示画面データを記憶するように、ＣＲＴコ
ントローラ（２）に、ＣＰＵ （１）から命令が発生さ
れる。そうすると、ＣＲＴコントローラ（２）は、選択
されていないＶＲＡＭ−２（３ｂ）に次の表示ｆ＄備と
して、画面データをビットマツプ展開及び描画する。
次に、ＶＲＡＭ−２（３ｂ）が選択されると、前記と同
様にして、ＶＲＡＭ−２（３ｂ）の記憶した表示画面は
ＣＲＴより画面表示される。この間ＶＲＡＭ−１（３ａ
）には、同様にして次の表示画面が記憶される。ただし
、次に表示される画面が前回と同じ場合は、次回表示画
面の記憶をスキップすることができる。
様にして、ＶＲＡＭ−２（３ｂ）の記憶した表示画面は
ＣＲＴより画面表示される。この間ＶＲＡＭ−１（３ａ
）には、同様にして次の表示画面が記憶される。ただし
、次に表示される画面が前回と同じ場合は、次回表示画
面の記憶をスキップすることができる。
［発明が解決しようとする課題］
従来のＣＲＴ表示装置は、以上のように構成されていた
ので、二表示画面のいずれかの切替えは高速に行なえる
ものの、三側面以上を高速に切替えることができず、プ
ラント監視等の多数の画面から任意の画面を表示する場
合、ベクトル等の画面データをＣＲＴコントローラで描
画処理して、ＶＲＡＭにビットマツプデータとして書き
込み後に表示していたため、画面切替えが遅いという問
題があった。
ので、二表示画面のいずれかの切替えは高速に行なえる
ものの、三側面以上を高速に切替えることができず、プ
ラント監視等の多数の画面から任意の画面を表示する場
合、ベクトル等の画面データをＣＲＴコントローラで描
画処理して、ＶＲＡＭにビットマツプデータとして書き
込み後に表示していたため、画面切替えが遅いという問
題があった。
この発明は、かかる問題点を解決することを課題として
なされたもので、三側面以上の多数画面から任意の画面
を瞬時に表示することができる表示装置を得ることを目
的とする。
なされたもので、三側面以上の多数画面から任意の画面
を瞬時に表示することができる表示装置を得ることを目
的とする。
［課題を解決するための手段］
この発明に係るＣＲＴ表示装置は、多数の表示画面デー
タを記憶できるＶＲＡＭに、予め複数の表示画面データ
を描画しておき、ＣＰＵよりの選択命令により、その中
の一画面をＣＲＴ表示器に選択出力できるようにしたも
のである。
タを記憶できるＶＲＡＭに、予め複数の表示画面データ
を描画しておき、ＣＰＵよりの選択命令により、その中
の一画面をＣＲＴ表示器に選択出力できるようにしたも
のである。
〔作用］
この発明によれば、多数の表示画面をビデオマツプデー
タとして記憶できるＶＲＡＭを保有しているので、ＣＲ
Ｔコントローラは、従来のように、描画処理をした後に
新しい画面を表示する動作をする必要なしに、予め描画
処理して記憶しているデータの−を選択して高速に画面
切替えを達成することができる。
タとして記憶できるＶＲＡＭを保有しているので、ＣＲ
Ｔコントローラは、従来のように、描画処理をした後に
新しい画面を表示する動作をする必要なしに、予め描画
処理して記憶しているデータの−を選択して高速に画面
切替えを達成することができる。
［実施例〕
次に、第１図及び第２図に示す実施例によって、この発
明を更に詳細に説明する。
明を更に詳細に説明する。
第１図において、ＣＰＵ （１）の命令によって、ＣＲ
Ｔコントローラ（２）は、ＶＲＡＭ （３）に表示画面
データをビットマツプ描画し、かつＣＲＴ（６）へ出力
するための表示制御を行なう。
Ｔコントローラ（２）は、ＶＲＡＭ （３）に表示画面
データをビットマツプ描画し、かつＣＲＴ（６）へ出力
するための表示制御を行なう。
ＶＲＡＭ （３）は特に二画面以上の表示画面データを
ビットマツプデータとして記憶し、セレクタ（４）を介
すること無しに、直接パラレル／シリアル変換器（５）
に画面データの１つを出力して、ＶＲＡＭ （３）のパ
ラレルビデオデータを高速なシリアルビデオデータに変
換して、ＣＲＴ（６）表示器に画面表示する。この表示
は、操作パネル（７）にオペレータが指示することによ
り、ＣＰＵ （１）が動作して進行する。
ビットマツプデータとして記憶し、セレクタ（４）を介
すること無しに、直接パラレル／シリアル変換器（５）
に画面データの１つを出力して、ＶＲＡＭ （３）のパ
ラレルビデオデータを高速なシリアルビデオデータに変
換して、ＣＲＴ（６）表示器に画面表示する。この表示
は、操作パネル（７）にオペレータが指示することによ
り、ＣＰＵ （１）が動作して進行する。
このような本発明のＣＲＴ表示装置において、ＶＲＡＭ
（３）は第２図に示す様に、例えば大画面構成のもの
が用いられる。このＶＲＡＭ （３）には、区分（３−
１）から（３−６）の各々に、画面データがビットマツ
プデータとして記憶されている。
（３）は第２図に示す様に、例えば大画面構成のもの
が用いられる。このＶＲＡＭ （３）には、区分（３−
１）から（３−６）の各々に、画面データがビットマツ
プデータとして記憶されている。
そこで、操作パネル（７）を操作することにより、ＣＰ
Ｕ （１）に指令を入力すると、ＣＰＵ（１）は、表示
画面を（３−１）から（３−６）のいずれか任意の画面
を表示又は切換える命令をＣＲＴコントローラ（２）に
与える。すると、ＣＲＴコントローラ（２）は、その命
令を解釈して、ＶＲＡＭ （３）内の表示すべき区分（
３−１） 〜（３−６）のいずれかの画面データを読み
出し、パラレル／シリアル変換器（５）に出力する。Ｖ
ＲＡＭ （３）からのパラレルビデオデータは、パラレ
ル／シリアル変換器（５）において高速シリアルビデオ
データに変換され、ＣＲＴ （６）に送り出され、オペ
レータが選択指令した画面が高速に表示される。
Ｕ （１）に指令を入力すると、ＣＰＵ（１）は、表示
画面を（３−１）から（３−６）のいずれか任意の画面
を表示又は切換える命令をＣＲＴコントローラ（２）に
与える。すると、ＣＲＴコントローラ（２）は、その命
令を解釈して、ＶＲＡＭ （３）内の表示すべき区分（
３−１） 〜（３−６）のいずれかの画面データを読み
出し、パラレル／シリアル変換器（５）に出力する。Ｖ
ＲＡＭ （３）からのパラレルビデオデータは、パラレ
ル／シリアル変換器（５）において高速シリアルビデオ
データに変換され、ＣＲＴ （６）に送り出され、オペ
レータが選択指令した画面が高速に表示される。
以上の通り、この発明によれば、ＶＲＡＭ （３）には
二以上の表示画面がビットマットデータとして記憶され
ているので、所望の表示画面データが瞬時にＣＲＴ （
６）に選択表示できるばかりか、セレクタは不要であり
、経済的でかつ信頼性の高いものとなる。
二以上の表示画面がビットマットデータとして記憶され
ているので、所望の表示画面データが瞬時にＣＲＴ （
６）に選択表示できるばかりか、セレクタは不要であり
、経済的でかつ信頼性の高いものとなる。
なお、上記の実施例では、画面表示指令又は切替え指令
は、操作パネルから入力する場合について説明したが、
プラントデータの演算結果等により、自動的に切替える
方式であっても良く、上記の実施例と同様な効果を得る
ことができる。
は、操作パネルから入力する場合について説明したが、
プラントデータの演算結果等により、自動的に切替える
方式であっても良く、上記の実施例と同様な効果を得る
ことができる。
［発明の効果］
この発明は以上説明したとおり、多数の表示画面をビッ
トマツプデータとしてＶＲＡＭに記憶できるように構成
したので、描画処理が低速な安価なＣＲＴコントローラ
を使用しても、高速な表示画面表示若しくは切替が実現
できる効果がある。
トマツプデータとしてＶＲＡＭに記憶できるように構成
したので、描画処理が低速な安価なＣＲＴコントローラ
を使用しても、高速な表示画面表示若しくは切替が実現
できる効果がある。
第１図は、この発明の一実施例を示すＣＲＴ表示装置の
構成ブロック図、第２図は、この発明のＶＲＡＭの構成
例を示すブロック図、第３図は、従来のＣＲＴ表示装置
の構成ブロック図である。 図において、（１）はＣＰＵ、（２）はＣＲＴコントロ
ーラ、（３）はＶＲＡＭ、（５）はパラレル／シリアル
変換器、（６）はＣＲＴ、（７）は操作パネルである。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 大 岩 増 雄 （外 ２名） ３−１〜３−６°記憶区分 実施例のＶ ＲＡ Ｍ構成図 第２図 ７：操作パネル 従来装置のブロック図 第３ 図
構成ブロック図、第２図は、この発明のＶＲＡＭの構成
例を示すブロック図、第３図は、従来のＣＲＴ表示装置
の構成ブロック図である。 図において、（１）はＣＰＵ、（２）はＣＲＴコントロ
ーラ、（３）はＶＲＡＭ、（５）はパラレル／シリアル
変換器、（６）はＣＲＴ、（７）は操作パネルである。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 大 岩 増 雄 （外 ２名） ３−１〜３−６°記憶区分 実施例のＶ ＲＡ Ｍ構成図 第２図 ７：操作パネル 従来装置のブロック図 第３ 図
Claims (1)
- ＣＲＴの表示制御を行うＣＰＵと、このＣＰＵの命令に
よりＣＲＴ表示画面を描画及び表示制御するＣＲＴコン
トローラと、二表示画面以上のＣＲＴ表示画面をビット
マットデータとして記憶するＶＲＡＭと、このＶＲＡＭ
の表示画面データを高速ビデオシリアル信号に変換する
パラレル／シリアル変換器と、この変換器の出力を画面
表示するＣＲＴとを備えるＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279571A JPH02125293A (ja) | 1988-11-04 | 1988-11-04 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279571A JPH02125293A (ja) | 1988-11-04 | 1988-11-04 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125293A true JPH02125293A (ja) | 1990-05-14 |
Family
ID=17612833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279571A Pending JPH02125293A (ja) | 1988-11-04 | 1988-11-04 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125293A (ja) |
-
1988
- 1988-11-04 JP JP63279571A patent/JPH02125293A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261031A (en) | Method and apparatus for enlarging a trend graph | |
| JPS6342296B2 (ja) | ||
| JPH0569229B2 (ja) | ||
| US5764214A (en) | Window display control apparatus in a window system and window display controlling method | |
| JPH0812208B2 (ja) | 波形表示装置 | |
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JPS61183711A (ja) | プラント監視装置 | |
| JPH11194869A (ja) | ウインドウ表示制御装置 | |
| JPH0679245B2 (ja) | プログラマブルコントロ−ラのシ−ケンスプログラム実行方式 | |
| JPH0816217A (ja) | プログラマブルコントローラ動作状態監視装置 | |
| JPS6232491A (ja) | Ｃｒｔ表示装置 | |
| JPH0413624Y2 (ja) | ||
| JPS61148542A (ja) | デ−タ処理装置の保守方式 | |
| JPH08286602A (ja) | 地図表示装置 | |
| JPH01244502A (ja) | Ｐｃのプログラム表示方式 | |
| JP2002006830A (ja) | 画像表示装置 | |
| JPH02264997A (ja) | 表示制御装置 | |
| JPS61265678A (ja) | 画像処理装置 | |
| JPH0358220A (ja) | ウインドウ表示装置 | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH0464124A (ja) | 画像モニタ方式 | |
| JPS6041127A (ja) | メモリ制御方式 | |
| JPH0486894A (ja) | 多画面表示装置 | |
| JPS61175724A (ja) | 集約表示方式 |