JPH02125342U - - Google Patents

Info

Publication number
JPH02125342U
JPH02125342U JP3415789U JP3415789U JPH02125342U JP H02125342 U JPH02125342 U JP H02125342U JP 3415789 U JP3415789 U JP 3415789U JP 3415789 U JP3415789 U JP 3415789U JP H02125342 U JPH02125342 U JP H02125342U
Authority
JP
Japan
Prior art keywords
input
input signal
signal pad
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3415789U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3415789U priority Critical patent/JPH02125342U/ja
Publication of JPH02125342U publication Critical patent/JPH02125342U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【図面の簡単な説明】
第1図aは本考案の第一実施例の入力回路ブロ
ツクを示す平面図。第1図bはそのX−X′断面
図。第2図はその回路図。第3図は本考案の第一
実施例を示す平面図。第4図a,b,cおよびd
は本考案の第一実施例と従来例の入力回路ブロツ
クの入出力信号を示すパルス波形図。第5図aは
本考案の第二実施例の入力回路の要部を示す平面
図。第5図bはそのY−Y′断面図。第6図は従
来例を示す平面図。第7図はその基本セルの一例
を示す平面図。第8図はその基本セルの回路図。
第9図は従来例の入力回路ブロツクを示す平面図
。第10図はその回路図。 1……半導体基板、2a,2a1……入力回路
ブロツク、2b……出力回路ブロツク、3……基
本セル、4……電源パツド、5……接地パツド、
6……入力信号パツド、7,9,15,18……
接続孔、8……抵抗体層、10……入力保護回路
、11,13,14,17,22……引出し線、
12……入力バツフア、16……電源線、19…
…接地線、20……誘電体層、21……下層導体
層、30……入力端子、31……抵抗、32,3
3……ダイオード、34……電源(VDD)、3
5,36……Pchトランジスタ、37,38…
…Nchトランジスタ、39……コンデンサ、4
1……P+型拡散層、42……第一Pchゲート
電極層、43……第二Pch電極層、44……P
型島拡散層、45……N+型拡散層、46……第
一Nchゲート電極層、47……第二Nchゲー
ト電極層。

Claims (1)

  1. 【実用新案登録請求の範囲】 半導体基板の外周周辺領域に配設された複数の
    入力回路ブロツクおよび出力回路ブロツクと、内
    部領域に規則的に配設された複数の基本セルとを
    備え、 前記入力回路ブロツクは、入力信号を入力する
    入力信号パツドと、この入力信号パツドに一端が
    接続孔を介して接続された抵抗体層とを含む スタンダードセル方式の半導体集積回路におい
    て、 前記入力回路は、前記入力信号パツドの下層部
    位に設けられた誘電体層と、この誘電体層を挟ん
    で前記入力信号パツドに対向して設けられた下層
    導体層と、この下層導体層と前記抵抗体層の他端
    とを接続する引出し線と を含むことを特徴とする半導体集積回路。
JP3415789U 1989-03-23 1989-03-23 Pending JPH02125342U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3415789U JPH02125342U (ja) 1989-03-23 1989-03-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3415789U JPH02125342U (ja) 1989-03-23 1989-03-23

Publications (1)

Publication Number Publication Date
JPH02125342U true JPH02125342U (ja) 1990-10-16

Family

ID=31538388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3415789U Pending JPH02125342U (ja) 1989-03-23 1989-03-23

Country Status (1)

Country Link
JP (1) JPH02125342U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253366A (ja) * 1991-01-29 1992-09-09 Toshiba Corp ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253366A (ja) * 1991-01-29 1992-09-09 Toshiba Corp ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路

Similar Documents

Publication Publication Date Title
JPH0272548U (ja)
JPH01110380U (ja)
JPH01130534U (ja)
JPS60136143U (ja) 集積回路
JPS60169834U (ja) 集合抵抗の構造
JPS6320457U (ja)
JPS63187330U (ja)
JPS6175625U (ja)
JPS5881940U (ja) 半導体素子の取付構造
JPS63119248U (ja)
JPS6122362U (ja) 混成集積回路
JPH0225156U (ja)
JPH022846U (ja)
JPH02102734U (ja)
JPS63149540U (ja)
JPS6073258U (ja) 集積回路
JPH0179854U (ja)
JPS6157541U (ja)
JPS6298242U (ja)
JPS6393692U (ja)
JPS596843U (ja) 半導体装置
JPH03124636U (ja)
JPS59119044U (ja) 半導体装置
JPH01104046U (ja)
JPS62104476U (ja)