JPH02125360A - プログラマブル制御装置 - Google Patents
プログラマブル制御装置Info
- Publication number
- JPH02125360A JPH02125360A JP27912388A JP27912388A JPH02125360A JP H02125360 A JPH02125360 A JP H02125360A JP 27912388 A JP27912388 A JP 27912388A JP 27912388 A JP27912388 A JP 27912388A JP H02125360 A JPH02125360 A JP H02125360A
- Authority
- JP
- Japan
- Prior art keywords
- module
- program modules
- unit
- resident data
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、演算制御部に対し機能単位に分割したプロ
グラムモジュールを収納しておき、これにより実行開始
時に必要とするデータを入出力部から読み込んで演算を
実行するプログラマブル制御装置に関するものである。
グラムモジュールを収納しておき、これにより実行開始
時に必要とするデータを入出力部から読み込んで演算を
実行するプログラマブル制御装置に関するものである。
［従来の技術Ｊ
第４図は従来のマルチプロセッサ方式のプログラマブル
制御装置の構成を示すブロック図であり、図において、
■はプログラム作成あるいはメインテナンスを行うため
のメインテナンスツール、２はシステム全体のプログラ
ムモジュールの実行を管理するための管理部、３−１〜
３−Ｎは演算制御部、４−１〜４−Ｎは各演算制御部３
−１〜３−Ｎのもつローカルメモリ、５は各演算制御部
３−１〜３−Ｎが実行するプログラムモジュールの管理
部２内の管理情報、６はシステム全体の共有メモリ、７
は入出力処理を行う入出力部（以下、１１０部という）
、８はシステムバスである。ここで各演算部３−１〜３
−Ｎがもつローカルメモリ４−１〜４−Ｎには、制ｉ卸
プログラムを機能単位に複数に分割したプログラムモジ
ュールが保存されている。
制御装置の構成を示すブロック図であり、図において、
■はプログラム作成あるいはメインテナンスを行うため
のメインテナンスツール、２はシステム全体のプログラ
ムモジュールの実行を管理するための管理部、３−１〜
３−Ｎは演算制御部、４−１〜４−Ｎは各演算制御部３
−１〜３−Ｎのもつローカルメモリ、５は各演算制御部
３−１〜３−Ｎが実行するプログラムモジュールの管理
部２内の管理情報、６はシステム全体の共有メモリ、７
は入出力処理を行う入出力部（以下、１１０部という）
、８はシステムバスである。ここで各演算部３−１〜３
−Ｎがもつローカルメモリ４−１〜４−Ｎには、制ｉ卸
プログラムを機能単位に複数に分割したプログラムモジ
ュールが保存されている。
次に動作について説明する。まず、管理部２はメインテ
ナンスツール１で作成されたプログラムモジュールを、
各演算制御部３−１〜３−Ｎで実行するプログラムモジ
ュールのグループに機能単位に分割し、さらに演算制御
部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎ、共
有メモリ６、Ｉ１０部７にそのプログラムモジュールお
よびデータ情報を書き込む。そして、演算制御部３−１
〜３−Ｎでは、各ローカルメモリ４−１〜４−Ｎに格納
された上記プログラムモジュールによって、実行開始時
に必要なデータを共有メモリ６、またはＩ１０部７から
読み込み、逐次演算を実行していき、その結果データを
プログラムモジュールの完了と同時に、共有メモリ６ま
たはＩ１０部７に書き込む。
ナンスツール１で作成されたプログラムモジュールを、
各演算制御部３−１〜３−Ｎで実行するプログラムモジ
ュールのグループに機能単位に分割し、さらに演算制御
部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎ、共
有メモリ６、Ｉ１０部７にそのプログラムモジュールお
よびデータ情報を書き込む。そして、演算制御部３−１
〜３−Ｎでは、各ローカルメモリ４−１〜４−Ｎに格納
された上記プログラムモジュールによって、実行開始時
に必要なデータを共有メモリ６、またはＩ１０部７から
読み込み、逐次演算を実行していき、その結果データを
プログラムモジュールの完了と同時に、共有メモリ６ま
たはＩ１０部７に書き込む。
【発明が解決しようとする課題］
従来のプログラマブル制御装置は以上のように構成され
ているので、未配置モジュールに対する処理要求が例え
ばＩ１０部７からなされた時にその該当プログラムモジ
ュールを実行できず、これを回避するためには、全ての
プログラムモジュールを演算制御部３−１〜３−Ｎに配
置しておかなければならなず、演算制御部３−１〜３−
Ｎのメモリ効率が低下するなどの問題点があった。
ているので、未配置モジュールに対する処理要求が例え
ばＩ１０部７からなされた時にその該当プログラムモジ
ュールを実行できず、これを回避するためには、全ての
プログラムモジュールを演算制御部３−１〜３−Ｎに配
置しておかなければならなず、演算制御部３−１〜３−
Ｎのメモリ効率が低下するなどの問題点があった。
なお、かかる従来のプログラマブル制御装置が、日経エ
レクトロニクス１９８３．５．９゜１７１〜２０２ペー
ジ°°フオールト・トレラント・コンピュータ゛°に記
載されている。
レクトロニクス１９８３．５．９゜１７１〜２０２ペー
ジ°°フオールト・トレラント・コンピュータ゛°に記
載されている。
この発明は上記のような問題点を解消するためにされた
もので、１１０部などから未配置モジュールに対し実行
要求がかかった場合にも、高速にリアルタイムに該当プ
ログラムモジュールの実行に起動をかけることができる
とともに、演算制御部にすべてのプログラムモジュール
を配置しておく必要をなくシ、演算制御部のメモリ効率
の向上を図ることができるプログラマブル制御装置を得
ることを目的とする。
もので、１１０部などから未配置モジュールに対し実行
要求がかかった場合にも、高速にリアルタイムに該当プ
ログラムモジュールの実行に起動をかけることができる
とともに、演算制御部にすべてのプログラムモジュール
を配置しておく必要をなくシ、演算制御部のメモリ効率
の向上を図ることができるプログラマブル制御装置を得
ることを目的とする。
［課題を解決するための手段］
この発明に係るプログラマブル制御装置は、１１０部例
えばプロセス入出力部からの処理要求に対し、該当する
プログラムモジュールが配置されているか否かを配置テ
ーブルによって認識できるようにし、管理部ではモジュ
ールバックアップ情報を非常駐データと常駐データに分
けて管理することで、メインテナンスツールからのプロ
グラムモジュールの書き込み時に常駐データのみを配置
し、一方、１１０部が未配置モジュールに対する処理要
求を受は付けた場合には、その要求を演算側ｉＭｒ部に
送ることにより、演算制御卸部は該当モジュールの非常
駐デー多のみを配置するだけで、高速にリアルタイムに
該当プログラムモジュールの実行を可能にしたものであ
る。
えばプロセス入出力部からの処理要求に対し、該当する
プログラムモジュールが配置されているか否かを配置テ
ーブルによって認識できるようにし、管理部ではモジュ
ールバックアップ情報を非常駐データと常駐データに分
けて管理することで、メインテナンスツールからのプロ
グラムモジュールの書き込み時に常駐データのみを配置
し、一方、１１０部が未配置モジュールに対する処理要
求を受は付けた場合には、その要求を演算側ｉＭｒ部に
送ることにより、演算制御卸部は該当モジュールの非常
駐デー多のみを配置するだけで、高速にリアルタイムに
該当プログラムモジュールの実行を可能にしたものであ
る。
【作用Ｊ
この発明におけるプログラマブル制御装置は、１１０部
に配置テーブルを設け、またプログラムモジュールのモ
ジュールバックアップ情報を非常駐データと常駐データ
に分けて管理することにより、未配置モジュールに処理
要求がかかった場合にでも、高速にリアルタイムに該当
プログラムモジュルへ実行起動をかけられるようにし、
従って演算制御部に全てのプログラムモジュールを配置
しておく必要をなくシ、演算制御部のメモリ効率を向上
させるように作用する。
に配置テーブルを設け、またプログラムモジュールのモ
ジュールバックアップ情報を非常駐データと常駐データ
に分けて管理することにより、未配置モジュールに処理
要求がかかった場合にでも、高速にリアルタイムに該当
プログラムモジュルへ実行起動をかけられるようにし、
従って演算制御部に全てのプログラムモジュールを配置
しておく必要をなくシ、演算制御部のメモリ効率を向上
させるように作用する。
【発明の実施例］
以下、この発明の一実施例を図について説明する。第１
図において、１０はＩ１０部７に対して処理要求を出す
プロセス入出力部、１４はＩ１０部７に設けた配置テｉ
プルで、管理部２によってプログラムモジュール配置時
に配置されて、この管理部２に設けられる配置情報と同
じ構成をもつ。
図において、１０はＩ１０部７に対して処理要求を出す
プロセス入出力部、１４はＩ１０部７に設けた配置テｉ
プルで、管理部２によってプログラムモジュール配置時
に配置されて、この管理部２に設けられる配置情報と同
じ構成をもつ。
また、第２図は第１図に示す管理部２の詳細を示すブロ
ック図であり、図において、９はプログラムモジュール
のオブジェクトデータ等で構成される非常駐データ９−
１とプログラムモジュールの定数データ、マツプデータ
等で構成される常駐データ９−２からなるモジュールバ
ックアップ情報、１１はプログラムモジュールの配置処
理を行なう配置処理部、１２は例えば第３図の様に構成
される配置情報で、１３−ｌ−５−１３−Ｍがこの配置
情報１２における各プログラムモジュールごとの配置情
報構成部分となっており、その配置状態で有意になって
いる。
ック図であり、図において、９はプログラムモジュール
のオブジェクトデータ等で構成される非常駐データ９−
１とプログラムモジュールの定数データ、マツプデータ
等で構成される常駐データ９−２からなるモジュールバ
ックアップ情報、１１はプログラムモジュールの配置処
理を行なう配置処理部、１２は例えば第３図の様に構成
される配置情報で、１３−ｌ−５−１３−Ｍがこの配置
情報１２における各プログラムモジュールごとの配置情
報構成部分となっており、その配置状態で有意になって
いる。
次に動作について説明する。なお、基本動作は第４図に
ついて説明した場合と同一であるので、ここではその重
複する説明を省略する。管理部２は、メインテナンスツ
ールｌよりプログラムモジュールが書き込まれた場合、
第２図に示すようなプログラムモジュールのモジュール
バックアップ情報９を、プログラムモジュールのオブジ
ェクトデータ等の非常駐データ９−１と、コンスタント
データやマツプデータからなる常駐データ９−２に分け
て管理する。そして、メインテナンスツールｌからのプ
ログラムモジュールの書き込み時に、配置処理部１１に
より上記常駐データ９−２のみを１１０部７や共有メモ
リ６に配置しておく。一方、非常駐データ９−１は演算
制御部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎ
のメモリ容量の制約により、メインテナンスツールｌか
らの配置要求時に、演算制御部３−１〜３−Ｎのいずれ
かに配置される。
ついて説明した場合と同一であるので、ここではその重
複する説明を省略する。管理部２は、メインテナンスツ
ールｌよりプログラムモジュールが書き込まれた場合、
第２図に示すようなプログラムモジュールのモジュール
バックアップ情報９を、プログラムモジュールのオブジ
ェクトデータ等の非常駐データ９−１と、コンスタント
データやマツプデータからなる常駐データ９−２に分け
て管理する。そして、メインテナンスツールｌからのプ
ログラムモジュールの書き込み時に、配置処理部１１に
より上記常駐データ９−２のみを１１０部７や共有メモ
リ６に配置しておく。一方、非常駐データ９−１は演算
制御部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎ
のメモリ容量の制約により、メインテナンスツールｌか
らの配置要求時に、演算制御部３−１〜３−Ｎのいずれ
かに配置される。
また、管理部２は、プログラムモジュールを各演算制御
部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎに書
き込んで配置する際、第３図に示した配置情報１２の該
当プログラムモジュールの情報を有意にするとともに、
プログラムモジュールの配置状態を１１０部７の配置テ
ーブル１４に書き込む。１１０部７では、例えばモータ
等の制御機器で構成されるプロセス入出力部１０からプ
ログラムモジュールに対する実行要求の割込みがなされ
た場合、管理部によって配置されている配置テーブル１
４のその割込みに対応するプログラムモジュールの情報
を参照することにより、上記プログラムモジュールが演
算制御部３−１〜３−Ｎのいずれに存在するか否かを認
識することができる。そして、配置テーブル１４の該当
情報が有意になっていれば、そのままプログラムモジュ
ールに対して実行要求をすれば良いが、該当情報が有意
でない場合には、１１０部７は管理部２に対して実行要
求を出力する。
部３−１〜３−Ｎのローカルメモリ４−１〜４−Ｎに書
き込んで配置する際、第３図に示した配置情報１２の該
当プログラムモジュールの情報を有意にするとともに、
プログラムモジュールの配置状態を１１０部７の配置テ
ーブル１４に書き込む。１１０部７では、例えばモータ
等の制御機器で構成されるプロセス入出力部１０からプ
ログラムモジュールに対する実行要求の割込みがなされ
た場合、管理部によって配置されている配置テーブル１
４のその割込みに対応するプログラムモジュールの情報
を参照することにより、上記プログラムモジュールが演
算制御部３−１〜３−Ｎのいずれに存在するか否かを認
識することができる。そして、配置テーブル１４の該当
情報が有意になっていれば、そのままプログラムモジュ
ールに対して実行要求をすれば良いが、該当情報が有意
でない場合には、１１０部７は管理部２に対して実行要
求を出力する。
さらに、１１０部７からの実行要求を受け、管理部２は
配置情報１２により該当プログラムモジュールが未配置
であることを認識し、該当するプログラムモジュールの
モジュールバックアップ情報９のうち、未配置である非
常駐データ９−１のみを演算制御部３−１〜３−Ｎのい
ずれかに配置し、その配置したプログラムモジュールに
対して実行要求をかけることにより、システムに配置さ
れていなかったプログラムモジュールに例えばプロセス
入出力部１０から割込みにて実行要求がかかった場合に
も、該当するプログラムモジュールの非常駐データのみ
を配置することで、リアルタイムに該当するプログラム
モジュールに実行要求をかけることができる。
配置情報１２により該当プログラムモジュールが未配置
であることを認識し、該当するプログラムモジュールの
モジュールバックアップ情報９のうち、未配置である非
常駐データ９−１のみを演算制御部３−１〜３−Ｎのい
ずれかに配置し、その配置したプログラムモジュールに
対して実行要求をかけることにより、システムに配置さ
れていなかったプログラムモジュールに例えばプロセス
入出力部１０から割込みにて実行要求がかかった場合に
も、該当するプログラムモジュールの非常駐データのみ
を配置することで、リアルタイムに該当するプログラム
モジュールに実行要求をかけることができる。
なお、上記実施例では配置デープル１４を１１０部７に
もたせたものを示したが、これは共有メモリ６にもたせ
てもよい。また、上記実施例ではプロセス入出力部から
の未配置モジュールに対する処理要求について説明した
が、これは演算制御部間の処理要求であってもよく、上
記実施例と同様の効果を奏する。
もたせたものを示したが、これは共有メモリ６にもたせ
てもよい。また、上記実施例ではプロセス入出力部から
の未配置モジュールに対する処理要求について説明した
が、これは演算制御部間の処理要求であってもよく、上
記実施例と同様の効果を奏する。
［発明の効果］
以上の様に、この発明によればＩ１０部に配置テーブル
を持たせ、管理部ではモジュールバックアップ情報を非
常駐データと常駐データとに分割して管理し、さらに常
駐データをプログラムモジュール書き込み時に配置処理
部により配置するように構成したので、未配置のプログ
ラムモジュールに実行要求がかかった場合でも、非常駐
データのみを演算制御部のいずれかのローカルメモリに
配置することで、高速にリアルタイムに、該当プログラ
ムモジュールを実行させることができ、しかも実行頻度
の低いプログラムモジュールを演算制御部に常駐させて
おく必要がなくなり、演算制御部のメモリ効率を向上さ
せることができるものが得られる効果がある。
を持たせ、管理部ではモジュールバックアップ情報を非
常駐データと常駐データとに分割して管理し、さらに常
駐データをプログラムモジュール書き込み時に配置処理
部により配置するように構成したので、未配置のプログ
ラムモジュールに実行要求がかかった場合でも、非常駐
データのみを演算制御部のいずれかのローカルメモリに
配置することで、高速にリアルタイムに、該当プログラ
ムモジュールを実行させることができ、しかも実行頻度
の低いプログラムモジュールを演算制御部に常駐させて
おく必要がなくなり、演算制御部のメモリ効率を向上さ
せることができるものが得られる効果がある。
第１図はこの発明の一実施例によるプログラマブル制御
装置を示すブロック図、第２図は第１図における管理部
の内部構成を示すブロック図、第３図は第２図における
配置情報の構成を示すブロック図、第４図は従来のプロ
グラマブル制御装置を示すブロック図である。 ２は管理部、３−１〜３−Ｎは演算制御部、７はＩ１０
部、９はモジュールバックアップ情報、９−１は非常駐
データ、９−２は常駐データ、１１は配置処理部、１２
は配置情報、１４は配置テーブル。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ３−１〜３−Ｎ、演算制舒却 １４−ｍ上置テーブル 第１ 図
装置を示すブロック図、第２図は第１図における管理部
の内部構成を示すブロック図、第３図は第２図における
配置情報の構成を示すブロック図、第４図は従来のプロ
グラマブル制御装置を示すブロック図である。 ２は管理部、３−１〜３−Ｎは演算制御部、７はＩ１０
部、９はモジュールバックアップ情報、９−１は非常駐
データ、９−２は常駐データ、１１は配置処理部、１２
は配置情報、１４は配置テーブル。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ３−１〜３−Ｎ、演算制舒却 １４−ｍ上置テーブル 第１ 図
Claims (1)
- 制御プログラムを機能単位に分割したプログラムモジュ
ールを収納する複数の演算制御部と、この演算制御部に
割込みにより処理要求をかける入出力部と、上記プログ
ラムモジュールの実行を管理する管理部とを備えたプロ
グラマブル制御装置において、上記入出力部に設けられ
て、上記プログラムモジュールの配置情報を持つ配置テ
ーブルと、上記管理部に設けられ、プログラムモジュー
ルを保存して、非常駐データと常駐データとに分けて管
理されるモジュールバックアップ情報のうち、上記常駐
データをプログラムモジュールの書き込み時に上記演算
制御部に配置するとともに、上記入出力部が未配置モジ
ュールに対する処理要求を受けた際、上記演算制御部に
該当のプログラムモジュールの上記非常駐データを配置
する配置処理部とを設けたことを特徴とするプログラマ
ブル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27912388A JPH02125360A (ja) | 1988-11-04 | 1988-11-04 | プログラマブル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27912388A JPH02125360A (ja) | 1988-11-04 | 1988-11-04 | プログラマブル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125360A true JPH02125360A (ja) | 1990-05-14 |
Family
ID=17606750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27912388A Pending JPH02125360A (ja) | 1988-11-04 | 1988-11-04 | プログラマブル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4205372A1 (de) * | 1991-05-07 | 1992-11-12 | Mitsubishi Electric Corp | Programmierbare steuerung |
-
1988
- 1988-11-04 JP JP27912388A patent/JPH02125360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4205372A1 (de) * | 1991-05-07 | 1992-11-12 | Mitsubishi Electric Corp | Programmierbare steuerung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581727B2 (ja) | ディスクアレイコントローラ及びディスクアレイ装置 | |
| JPH10232826A5 (ja) | ||
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| JPS63158657A (ja) | コ・プロセツサ制御方式 | |
| JPH05128078A (ja) | 並列処理装置 | |
| JPS6223895B2 (ja) | ||
| JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
| JP2994917B2 (ja) | 記憶システム | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPS63236153A (ja) | 記憶装置 | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPH0233653A (ja) | プログラマブル制御装置 | |
| JP2609456B2 (ja) | マルチプロセッサ方式のプログラマブル制御装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH01276362A (ja) | プログラマブル制御装置 | |
| JP2001022633A (ja) | コンピュータシステムにおけるページ管理方法 | |
| JPS62284547A (ja) | 通信制御装置 | |
| JPS62286340A (ja) | 回線トレ−ス制御方式 | |
| JPH04268624A (ja) | 外部記憶装置仮想化方式 | |
| JPH01251155A (ja) | 共有メモリ装置 | |
| JPS61216069A (ja) | チヤネル制御方式 | |
| JPS58175189A (ja) | 情報処理システム | |
| JPH0690711B2 (ja) | メモリアクセス制御方式 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 |