JPH02125537A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH02125537A JPH02125537A JP63279012A JP27901288A JPH02125537A JP H02125537 A JPH02125537 A JP H02125537A JP 63279012 A JP63279012 A JP 63279012A JP 27901288 A JP27901288 A JP 27901288A JP H02125537 A JPH02125537 A JP H02125537A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- special pattern
- input
- synchronization
- order group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 17
- 238000003780 insertion Methods 0.000 claims abstract description 13
- 230000037431 insertion Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル通信方式におけるフレーム同期方式
に関する。
に関する。
（従来の技術〉
第２図に従来の同期多重回路の例を示す。
この例はスタッフ同期ののち、スクランブル化し、フレ
ームパルスを挿入して同期多重をとるものである。
ームパルスを挿入して同期多重をとるものである。
低次群入力データ信号１と低次群入力データ信号２はス
タッフ同期回路７により高次群信号速度に同期化され、
スタッフ同期信号Ａが形成される。同様にして低次群入
力データ信号３゜５ｔそれぞれスタッフ同期回路８．９
により同期化され、スタッフ同期信号ＢおよびＣが形成
される。
タッフ同期回路７により高次群信号速度に同期化され、
スタッフ同期信号Ａが形成される。同様にして低次群入
力データ信号３゜５ｔそれぞれスタッフ同期回路８．９
により同期化され、スタッフ同期信号ＢおよびＣが形成
される。
スタッフ同期回路７．８および９（〕くツラフアメモリ
へ入力するクロック信号は高次群クロック発生回路１９
で作られる信号を３分周回路１４により３分周した信号
である。したがって、各スタッフ同期信号の位相は互い
に同期がとれている状態で、スタッフ同期回路より読み
出される。さらに３分周し比信号によりスクランブルパ
ターン発生回路１３ではＭ系列信号が、フレームカウン
タ回路１５ではフレームパルスと挿入位遣を表わす信号
が作られる。
へ入力するクロック信号は高次群クロック発生回路１９
で作られる信号を３分周回路１４により３分周した信号
である。したがって、各スタッフ同期信号の位相は互い
に同期がとれている状態で、スタッフ同期回路より読み
出される。さらに３分周し比信号によりスクランブルパ
ターン発生回路１３ではＭ系列信号が、フレームカウン
タ回路１５ではフレームパルスと挿入位遣を表わす信号
が作られる。
スタック同期信号Ａ、ＢおよびＣはＭ系列信号によジス
クランプル化され、スクランブル化された信号列はさら
にパルス挿入回路１６〜１８でフレームパルスが挿入さ
れ、同期多重部２０に送られる。同期多重部２０では各
スタッフ同期信号Ａ 、 Ｂ 、 Ｃ１！−高次群クロ
ック発生回路１９により３多重化し高次群出力信号２１
として出力する。
クランプル化され、スクランブル化された信号列はさら
にパルス挿入回路１６〜１８でフレームパルスが挿入さ
れ、同期多重部２０に送られる。同期多重部２０では各
スタッフ同期信号Ａ 、 Ｂ 、 Ｃ１！−高次群クロ
ック発生回路１９により３多重化し高次群出力信号２１
として出力する。
（発明が解決しようとする課題）
いま、この回路構成において低次群入力信号がすべて断
となった時、入力信号としてＡＬＬ１１１Ｎレベルマ九
はＡＬＬ、″′０″レベルが入力されたと仮定する。こ
れらの信号（ＡＬＬ″′ｌ”またはＡＬＬ ” ０”）
はＭ系列信号でスクランブルされてランダム化しようと
するが、逆にフレームパルスと同じパターンを生成する
可能性があり、擬似同期の原因となる欠点がある。これ
により補助サービスデータが正常に受信することが出来
ず、保守上重大な支障をきたす。
となった時、入力信号としてＡＬＬ１１１Ｎレベルマ九
はＡＬＬ、″′０″レベルが入力されたと仮定する。こ
れらの信号（ＡＬＬ″′ｌ”またはＡＬＬ ” ０”）
はＭ系列信号でスクランブルされてランダム化しようと
するが、逆にフレームパルスと同じパターンを生成する
可能性があり、擬似同期の原因となる欠点がある。これ
により補助サービスデータが正常に受信することが出来
ず、保守上重大な支障をきたす。
本発明の目的は上記欠点を除去する友め低次群入力信号
断時に擬似同期を防止するフレーム同期方式を提供する
ことにある。
断時に擬似同期を防止するフレーム同期方式を提供する
ことにある。
（課題を解決する友めの手段）
前記目的を達成するために本発明によるフレーム同期方
式は互いに同期化されたＮ個の信号を一定の順序に配列
し、さらに一定間隔でフレームパルスを配置して同期多
重するディジタル通信の同期多重方式において、信号ビ
ットを監視し、信号ビットの入力Ｖｒｔｌ−検出したと
き、特殊パターンを挿入する特殊パターン挿入回路を設
けて構成しである。
式は互いに同期化されたＮ個の信号を一定の順序に配列
し、さらに一定間隔でフレームパルスを配置して同期多
重するディジタル通信の同期多重方式において、信号ビ
ットを監視し、信号ビットの入力Ｖｒｔｌ−検出したと
き、特殊パターンを挿入する特殊パターン挿入回路を設
けて構成しである。
（実施例］
以下１図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるフレーム同期方式の実施例を示す
ブロック図である。低次群入力データ信号ｌと低次群人
力クロツク信号２はスタッフ同期回路７に入力され、こ
こでバッファメモリにより同期化される。同期化された
信号は高次群クロック発生回路１９で作られた信号を３
分周回路１４により３分周したクロックを用いてスタッ
フ則期回路７より読み出される。これらの同期化信号Ａ
、ＢおよびＣは特殊パターン挿入回路１０〜１２に入力
される。
ブロック図である。低次群入力データ信号ｌと低次群人
力クロツク信号２はスタッフ同期回路７に入力され、こ
こでバッファメモリにより同期化される。同期化された
信号は高次群クロック発生回路１９で作られた信号を３
分周回路１４により３分周したクロックを用いてスタッ
フ則期回路７より読み出される。これらの同期化信号Ａ
、ＢおよびＣは特殊パターン挿入回路１０〜１２に入力
される。
特殊パターン挿入回路１０〜１２は同期化信号を監視し
、入力信号断を検出した場合には、特殊パターンを挿入
する。この後、Ｍ系列信号でスクランブル化され、フレ
ームパルスが挿入された後、同期多重部２０で多重され
、高次群信号２１として出力される。
、入力信号断を検出した場合には、特殊パターンを挿入
する。この後、Ｍ系列信号でスクランブル化され、フレ
ームパルスが挿入された後、同期多重部２０で多重され
、高次群信号２１として出力される。
低次群信号の入力が断した時には、特殊パターン挿入回
路ｌＯで特殊パターンが挿入される。
路ｌＯで特殊パターンが挿入される。
この特殊パターンはフレーム同期以上の速度で変化する
。入力断時にＡＩ、Ｌ”ｌ”ま九はＡＬＬ”（Ｊ”を入
力信号として用い次場合、Ｍ系列信号の取り方によって
は多重化した後、フレームパルスが構成される可能性が
太きかつ友。しかし、本発明のように入力断時に特殊パ
ターンを挿入すれば擬似同期を防ぐことができる。
。入力断時にＡＩ、Ｌ”ｌ”ま九はＡＬＬ”（Ｊ”を入
力信号として用い次場合、Ｍ系列信号の取り方によって
は多重化した後、フレームパルスが構成される可能性が
太きかつ友。しかし、本発明のように入力断時に特殊パ
ターンを挿入すれば擬似同期を防ぐことができる。
（発明の効果）
以上、説明し念ように本発明はデータ入力断時に、特殊
パターンを挿入する特殊パターン挿入回路を設けである
ので、入力断時に擬似同期を防ぐことができるという効
果がある。
パターンを挿入する特殊パターン挿入回路を設けである
ので、入力断時に擬似同期を防ぐことができるという効
果がある。
第１図は本発明によるフレーム同期方式の一実施例を説
明するためのブロック図、第２図は従来のフレーム同期
方式の一例を示すブロック図である。 １．３．５・・・低次群入力データ信号２．４．６・・
・低次併入カクロック信号７〜９・・・スタッフ同期回
路 １０〜１２・・・特殊パターン挿入回路１３・・・スク
ランブルパターン発生回路１４・・・３分周回路 １５・・・フレームカウンタ １６〜１８・・・フレームパルス挿入回路１９・・・高
次群クロック信号発生回路２０・・・同期多重部 ２１・・・高次群出力データクロック 特許出願人 日本電気株式会社
明するためのブロック図、第２図は従来のフレーム同期
方式の一例を示すブロック図である。 １．３．５・・・低次群入力データ信号２．４．６・・
・低次併入カクロック信号７〜９・・・スタッフ同期回
路 １０〜１２・・・特殊パターン挿入回路１３・・・スク
ランブルパターン発生回路１４・・・３分周回路 １５・・・フレームカウンタ １６〜１８・・・フレームパルス挿入回路１９・・・高
次群クロック信号発生回路２０・・・同期多重部 ２１・・・高次群出力データクロック 特許出願人 日本電気株式会社
Claims (1)
- 互いに同期化されたＮ個の信号を一定の順序に配列し、
さらに一定間隔でフレームパルスを配置して同期多重す
るディジタル通信の同期多重方式において、信号ビット
を監視し、信号ビットの入力断を検出したとき、特殊パ
ターンを挿入する特殊パターン挿入回路を設けたことを
特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279012A JPH0683171B2 (ja) | 1988-11-04 | 1988-11-04 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279012A JPH0683171B2 (ja) | 1988-11-04 | 1988-11-04 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125537A true JPH02125537A (ja) | 1990-05-14 |
| JPH0683171B2 JPH0683171B2 (ja) | 1994-10-19 |
Family
ID=17605171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279012A Expired - Lifetime JPH0683171B2 (ja) | 1988-11-04 | 1988-11-04 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683171B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180236A (ja) * | 1984-02-27 | 1985-09-14 | Nec Corp | 同期多重方式 |
| JPS60244142A (ja) * | 1984-05-18 | 1985-12-04 | Nec Corp | 共通線信号方式用疑似相手局装置 |
-
1988
- 1988-11-04 JP JP63279012A patent/JPH0683171B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180236A (ja) * | 1984-02-27 | 1985-09-14 | Nec Corp | 同期多重方式 |
| JPS60244142A (ja) * | 1984-05-18 | 1985-12-04 | Nec Corp | 共通線信号方式用疑似相手局装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683171B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| US5144297A (en) | Digital cross connection apparatus | |
| DE69027817T2 (de) | Digitaler signal-multiplexer und -trenner | |
| CA1313573C (en) | Complex multiplexer/demultiplexer apparatus | |
| JPH0828691B2 (ja) | フレーム同期方式 | |
| JPS61135243A (ja) | 多重伝送方法 | |
| EP0356012A3 (en) | Tdm demultiplexer | |
| JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
| JPH07202839A (ja) | デジタル情報パケットのアライメントのための回路と方法 | |
| US5715248A (en) | Derivation of VT group clock from SONET STS-1 payload clock and VT group bus definition | |
| GB1517750A (en) | Reframing circuit for a time division multiplex system | |
| US4562574A (en) | Frame synchronizing signal insertion system | |
| JPH02125537A (ja) | フレーム同期方式 | |
| US4688215A (en) | Demultiplexer for two-stage framing | |
| EP0915581A2 (en) | Method and apparatus for time-division multiplexing and demultiplexing | |
| US5781587A (en) | Clock extraction circuit | |
| JPH0275240A (ja) | 伝送スクランブル方式 | |
| GB2266644A (en) | Overhead transmissions in a data communication system | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH0227826A (ja) | フレーム構成分解用集積回路 | |
| JPS5811781B2 (ja) | タジユウデイジタルカイセンモウノ ケツゴウブンキソウチ | |
| JPH01180144A (ja) | 同期多重方式 | |
| JPH071881B2 (ja) | 多重変換装置 | |
| JPH02141196A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPS61227437A (ja) | 信号伝送方式 |