JPH0212670A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は再生信号の中から同期クロック信号を抽出す
るＰＬＬ回路に係り、特に複数の回転式磁気ヘッドから
の再生信号に対して好適な同期クロック信号を、抽出す
るＰＬＬ回路に関する。

（ロ）従来技術 従来より、複数の回転式磁気ヘッドを有する磁気記録再
生装置の変速再生における、再生クロック信号の抽出を
行うＰＬＬ回路として、第３図のブロック図に示すよう
なＰＬＬ回路が提供されていた。

図において、１は記録媒体に記録された再生信号が再生
ヘッドアンプ（図示せず）で増幅されて供給される入力
端子、２はＰＬＬ回路で位相比較回路、ローパスフィル
タ（以下ＬＰＦという）及び電圧制御発振回路（以下Ｖ
ＣＯという）で構成されている。３は入力再生信号の中
のクロック信号と上記ＶＣＯの出力信号との位相比較を
行う位相比較回路、４は高周波成分やノイズを取り除く
ためのＬＰＦ、５は電圧制御で発振するＶＣＯ１６はＰ
ＬＬ回路２の出力端子、７はＬＰＦ４の入力側に接続さ
れたバイアス回路である。

入力端子１に加えられた複数の磁気ヘッドからの再生信
号は位相比較回路３に供給される。一方この位相比較回
路３には二〇ＰＬＬ回路２の出力信号であるｖｃｏｓの
出力信号が＄！還して加えられている。

位相比較回路３では再生信号の中のクロック信号とＶＣ
Ｏ５の発揚信号の位相比較が行われ、比較された位相差
が検出されて出力される。

この位相差信号はＬＰＦ４に供給され、不要な高周波成
分やノイズを除去するとともに、フィルタのコンデンサ
によりＰＬＬ回路２のロック保持機能を持っている。こ
のＬＰＦ４はバイアス回路７によってバイアスされ、Ｌ
ＰＦ４の出力電圧を一制御している。

位相差信号はＬＰＦ４を通って発掘周波数の補正信号電
圧としてＶＣＯ５に加えられ、ＶＣＯ５はこの補正信号
電圧によって電圧制御されて、前記再生信号のクロック
信号に合致するように周波数制御される。

このＶＣＯ５の周波数制御はロックアツプタイムで最終
的には正確に再生信号のクロック信号に同期した同期ク
ロックイ３Ｊ＋を発振し、出力端子６に出力する。

このようにＶＣＯ５の発振周波数はＰＬＬ回路２のフェ
ーズロック作用によって、入力再生信号に正確に同期す
ることができる。

このＰＬＬ回路２のフェーズロック動作はＬＰＦ４のバ
イアス回路７のバイアス電圧によって、ロックレンジを
広くし、更にロックアツプタイム（応答時間）を短くす
ることができる。

（ハ）発明が解決しようとする問題点 回転式磁気ヘッドを用いて、９０・の巻付は角度でシリ
ンダに巻かれた磁気テープ上に、ヘッドスキャン方向に
対し異なるアジマス角度を持ち、対向する位置に配置さ
れた磁気ヘッドにより記録再生を行う磁気記録再生装置
で、変速再生を行う場合、２個の磁気ヘッドは磁気テー
プに記録された１３号に対し、異なる相対速度で再生し
なければいけない。

このように２個の電気ヘッドからの異なる相対速度で再
生しなければいけないクロック信号は、各々異なった周
波数となる。

この異なった周波数のクロック信号を入力信号として、
従来のＰＬＬ回路でフェーズロック動作をして、同期ク
ロック信号を作り出すためには、２個の異なった入力周
波数に対してそれぞれに合わせてフェーズロックするよ
うにＬＰＦ４のバイアス回路７のバイアス電圧を設定し
なければいけない。

このバイアス電圧は上記２個の異なった周波数に対し、
その周波数差のほぼ中心値を選んで、それぞれの周波数
に対してフェーズロックしやすいようにしていた。

このようにＬＰＦ４のバイアス電圧を同周波数差の中心
値に設定するため、各々のフェーズロック状態において
ａ通のロック状態とはならず。

フェーズロックレンジが狭くなり、ミスロックしやすく
なるという欠点がありた。

この発明は上記した点に鑑みてなされたものであり、そ
の目的とするところは、従来例の欠点を解消し複数の異
なった入力再生信号に対して、それぞれの入力信号に応
じてフェーズロック範囲を変えて安定なフェーズロック
動作を行うことができるＰＬＬ回路を提供することにあ
る。

（ニ）問題を解決するための手段 この発明のＰＬＬ回路は複数の回転式電気ヘッドを備え
た磁気記録再生装置の記録媒体に記録された再生信号よ
り再生クロック信号を検出するＰＬＬ回路において、上
記複数の回転式磁気ヘッドの切換えタイミングに合わせ
て切換信号を発生するヘッド切換イエ号発生回路と、上
記ＰＬＬ回路のＶＣＯ制Ｏ制電ｌ電圧換える切換スイッ
チと、このＶＣＯ制８制圧電圧ンプリングホールドする
サンプリングホールド回路とを設け、このサンプリング
ホールド回路の出力電圧をＰＬＬ回路のＬＰＦのバイア
ス回路に供給するように構成したものである。

（ホ）作用 複数の磁気ヘッドが切換わって、その磁気ヘッドより入
力される再生信号に対し、磁気ヘッド切換イ３号発生回
路によって制御される切換スイッチは同期して切換わる
。

この切換スイッチを介して上記複数の異なる再生信号に
合わせて、それぞれ異なったＶＣＯの制御電圧がサンプ
リングホールド回路にホールドされる。

このサンプリングホールドされた出力電圧はＰＬＬ回路
のＬＰＦのバイアス電圧として、異なった再生信号のフ
二−ズロツタ動作に合わせてバイアスされる。

このように異なった周波数の再生信号に合わせて、それ
ぞれの最適側ａｌｌ電圧をバイアス回路により与えてフ
ェーズロックするＰＬＬ回路である。

（へ）実施例 この発明に係るＰＬＬ回路の実施例を第１図のブロック
図及び第２図の切換タイミング図に基づいて説明する。

なお、従来例と同一部分には同一符号を付して、その説
明を省略する。

図において、８はヘッド切換信号によって切換えられる
スイッチ、９はｖｃｏｓの制御電圧なスイッチ８を介し
てサンプリングホールドするサンプリングホールド回路
、１０は複数の磁気ヘッドが切換わって再生信号を出力
するヘッド切換に合わせたヘッド切換イ＝号発生回路で
ある。

複数の回転式磁気ヘッドを有する磁気記録再生装置（図
示せず）の記録された磁気テープより、磁気ヘッドに合
わせて変速再生を行って再生する場合、それぞれの再生
信号はＰＬＬ回路２の入力端子１に加えられる。ＰＬＬ
回路２はそれぞれの異なった再生１３号の中からクロッ
ク信号を抽出し、それぞれの異なったクロック信号に同
期した同期クロック信号をフェーズロックして発掘、出
力端子６より出力する。

入力端子１に供給される再生信号は前述のように、変速
再生で再生された信号のためそれぞれ異なった周波数に
なっている。

この時、ＶＣＯ５の制御電圧はそれぞれの異なった入力
再生信号のクロック信号にフェーズロックした同期クロ
ック信号に応じて、異なった値の制ＱＭ電圧になってい
る。

今、複数の磁気ヘッドを２個のＡヘッドとＢヘッドとし
た時の例について説明する。Ａ。

Ｂヘッドからの異なった再生信号のクロック信号にフェ
ーズロックしたＶＣＯ５の制御電圧は、それぞれスイッ
チ８を介してサンプリングホールド回路９にサンプリン
グホールドされる。

第２図はＡ、Ｂヘッドのスイッチングパルス（以下ＳＷ
Ｐという）及びＲＦウィンド（以下ＲＦＷという）信号
を示したタイミング図である。

第２図（ａ）はＡヘッドで再生するＲＦ倍信号Ｂヘッド
で再生するＲＦ倍信号示したタイミング図であり、第２
図（ｂ）はＡ、Ｂヘッドの切換え川ＳＷＰである。この
ＳＷＰはＡヘッド再生時「Ｌ」であり、Ｂヘッド再生時
「Ｈ」となっている、また、第２図（Ｃ）のＲＦＷは再
生信号が存在する期間で「Ｌ」になるタイミング信号で
ある。

今、Ａヘッドが再生信号を取り込んで、ＰＬＬ回路２の
入力端子１にこの再生信号を供給している時点のｍ点で
は、ＶＣＯ５はＡヘッド再生クロックイε号にフェーズ
ロックした同期クロック信号で発掘し、この時の制御電
圧がスイッチ８を介してサンプリングホールド回路９に
供給される。

スイッチ８の５１スイツチはＣ接点に接続し、サンプリ
ングホールド回路９のコンデンサＣ１に上記制御電圧が
ホールドされる。Ｓ２スイツチはＣ接点に接続され、サ
ンプリングホールドされたサンプリングホールド回路９
の出力信号はＳ２スイツチを介して、バイアス回路７に
供給され、ＬＰＦ４のバイアス電圧を設定している。

第２図のｍ点より１点に進んでＡヘッドの再生信号がな
くなり、ＲＦＷ波形が「Ｈ」になると、スイッチ８の３
２スイツチはＣ接点に切換わる。

サンプリングホールド回路９のコンデンサＣ２にはＢヘ
ッド再生イ３号に最適な制御電圧値がチャージされてい
る。このチャージされた直流電圧がバイアス回路７に供
給されて、ＬＰＦ４のバイアス電圧となる。

第２図の０点より１点に進んでＢヘッド再生信号が抽出
され、ＳＷＰ波形が「Ｈ」になりＲＦＷ波形が再度「Ｌ
」になると、スイッチ８のＳ１スイツチはｂ接点に切換
わり、Ｂヘッド再生信号のクロック信号にフェーズロッ
クしたＶＣＯ５の制御電圧は、Ｓ１スイツチを介してサ
ンプリングホールド回路９のコンデンサＣ２をチャージ
する。

このコンデンサＣ２は以前にＢヘッド再生信号のフェー
ズロック動作に最適な電圧がチャージされているが、再
度ＰＬＬ回路２の動作によって修正され、より＠通な電
圧がホールドされることになる。

この最適な制御電圧はＳ２スイツチを介してバイアス回
路７に供給され、ＬＰＦ４のバイアス電圧を設定する。

このように磁気ヘッドの切換えタイミングに同期したヘ
ッド切換信号発生回路ｌＯのタイミング〒スイッチ８は
制御され、Ａヘッド再生時には、Ａヘッド再生信号のク
ロック信号にフェーズロックする最適バイアスをＰＬＬ
回路２のＬＰＦ４に与え、最適条件のフェーズロック動
作を行って、同期クロック信号をＶＣＯ５で発振して出
力することができる。

またＢヘッドに切換わるとこの切換タイミングに合わせ
て、上記Ａヘッド再生時とは異なった最適制御電圧がサ
ンプリングホールド回路９よりバイアス回路７に供給さ
れ、ＰＬＬ回路２のＬＰＦ４のバイアス電圧を設定し、
最適なフェーズロック動作によって、Ｂヘッド再生クロ
ック信号にフェーズロックした同期クロック信号をＶＣ
Ｏ５は発振して出力することができる。

このように各磁気ヘッドに対応する同期クロック周波数
が異なった場合においても、ＬＰＦ４のバイアス電圧が
各同期クロック周波数ごとにフェーズロック最適値に設
定され、フェーズロックレンジを広くして安定なＰＬＬ
回路２の動作ができる。

（ト）発明の効果 この発明に係るＰＬＬ回路によれば、複数の回転磁気ヘ
ッドで再生されている再生信号のクロック周波数がこの
磁気ヘッドによりて異なる場合であっても、ＰＬＬ回路
はこの複数の磁気ヘッドの切換えタイミングに合わせて
、ＰＬＬ回路のフェーズロック動作のバイアス電圧をそ
れぞれ最適バイアス値に設定して、フェーズロック動作
を行うので、それぞれのフェーズロックレンジを変えて
設定できる。更にこのフェーズロックレンジがそれぞれ
広がり、ミスロックしない安定したフェーズロック動作
を行うことができるという効果がある。

しかも、簡単に構成することができるため実施も容易で
ある等の優れた特長を有している。

【図面の簡単な説明】

第１図及び第２図はこの発明に係るＰＬＬ回路の実施例
を示し、第１図はブロック図、第２図はＡ、Ｂヘッドの
切換えタイミングを表したタイミング図であり、第２図
（ａ）はＡ、Ｂヘッドの再生信号波形、第２図（ｂ）は
ＳＷＰ波形、第２図（ｃ）はＲＦＷ波形図である。 第３図は従来のＰＬＬ回路のブロック図である。 主な番号の説明 ２　：　ＰＬＬ回路　３：位相比較回路４：ローパスフ
ィルタ（ＬＰＦ） ５：電圧制御発振回路（ＶＣＯ） ７：バイアス回路　８：スイッチ回路 ９：サンプリングホールド回路 １０：ヘッド切換信号発生回路 特許出願人　株式会社ケンウッド

Claims (1)

1. 【特許請求の範囲】 複数の回転式磁気ヘッドを備えた磁気記録再生装置の記
   録媒体に記録された再生信号より再生クロック信号を検
   出するＰＬＬ回路において、上記複数の回転式磁気ヘッ
   ドの切換えタイミングに合わせて切換信号を発生するヘ
   ッド切換信号発生回路と、上記ＰＬＬ回路のＶＣＯ制御
   電圧を切換える切換スイッチと、このＶＣＯ制御電圧を
   サンプリングホールドするサンプリングホールド回路と
   を設け、このサンプリングホールド回路の出力電圧をＰ
   ＬＬ回路のＬＰＦのバイアス回路に供給するように構成
   したことを特徴とする ＰＬＬ回路。