JPH0212737Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、カセツトデツキのミユーテイング駆
動回路に係り、特に論理ゲート回路の出力を利用
したものに関する。

（従来技術） 従来では、電源スイツチ投入と同時にミユーテ
イング半導体素子をONとして出力信号を短絡
し、ミユーテイングをかけ所定時間経過した後、
ミユテイング半導体素子をOFFとし、ミユーテ
イングを解除している。そして電源スイツチ遮断
時には、ミユーテイング半導体素子を直ちにON
とし、ミユーテイングを働かせ、クリツクノイズ
を除去していた。

然るに、上記従来のミユーテイング駆動回路で
は、電源スイツチ投入時、直ちにミユーテイング
半導体素子が完全にONになるまで、若干の時間
を要し、電源スイツチ投入時のクリツクノイズを
出力する可能性がある。また他の回路と兼用する
部分がなく、ミユーテイング回路を単独に構成す
るため、部品点数が多く、回路も複雑になる欠点
をもつていた。

（考案の目的） 本考案の目的は上記した従来のものの欠点を解
消し、電源スイツチの投入及び遮断時のクリツク
ノイズを完全に除去させるとともに、本回路を他
の回路と兼用し回路構成を簡単にするとともに、
消費電力の少ないＣ−MOS論理ゲート回路を用
いたミユーテイング駆動回路を提供することにあ
る。

（考案の構成） 本考案の構成を第１図を用いて説明する。

バツテリー１の電源から直接バツクアツプされ
るマイコン６及びＣ−MOSゲートIC5の電源をＣ
−MOS論理ゲート回路７の入力端子ａに供給し、
バツテリー１からイグニツシヨンSW２及び
POWER SW３を介して導びかれた電源をＣ−
MOS論理ゲート回路７の入力端子ｂに接続し、
Ｃ−MOS論理ゲート回路７の出力をＣ−MOS論
理ゲート回路８によつて反転させ、その出力をマ
イコンの駆動端子CE（チツプイネイブル）または
INH（インヒビツト）に接続する。CE（INH）に
接続された信号路からさらに抵抗９とコンデンサ
１０の時定数回路を介し、Ｃ−MOS論理ゲート
回路１５の入力端子ａへ接続し、イグニツシヨン
SW２からPOWER SW３へ導かれた信号路から
さらに抵抗１３とコンデンサ１４の時定数回路を
介し、Ｃ−MOS論理ゲート回路１５の入力端子
ｂへ接続する。Ｃ−MOS論理ゲート回路１５の
入力端子ａ及びｂはそれぞれダイオード１１及び
１２のアノード側と接続し、双方のカソード側
は、POWER SW３の出力線路と接続し、抵抗１
６を介し、アースされる。Ｃ−MOS論理ゲート
回路１５の出力はミユーテイング駆動回路の出力
となる。

（考案の動作） 本考案の回路を第１図に示し、回路図中の各点
Ａ〜Ｆの電位のタイムチヤートを第２図ａ及びｂ
に示し、説明する。

Ｃ−MOS論理ゲート回路１５はシステムの
OFF時に常に、ミユーテイング出力を発生し
（Ｆ点）、イグニツシヨンSW２をONすると（Ａ
点）、抵抗１３とコンデンサ１４の時定数回路に
よりＣ−MOS論理ゲート回路１５の入力端子ｂ
は除々にＨとなり、カセツトテープを挿入するこ
とにより、POWER SW３もONし、Ｃ−MOS
論理ゲート回路７の入力端子ｂをＨにする（Ｂ
点）。Ｃ−MOS論理ゲート回路７の入力端子ａは
常時バツクアツプされているため入力端子ｂが印
加されると同時に駆動し、Ｃ−MOS論理ゲート
回路７の出力をＨからＬへ反転する。反転した出
力はさらにＣ−MOS論理ゲート回路８により反
転し、Ｈとなる（Ｃ点）。Ｃ点がＨになることに
より、マイコンの制御端子CE（INH）はONし、
マイコンは駆動する。以上の回路はマイコン駆動
回路として働くことになる。さらにマイコンの
CE（INH）端子へ導かれた出力信号は、抵抗９と
コンデンサ１０の時定数回路により、除々にＨに
なり（Ｄ点）、Ｃ−MOS論理ゲート回路１５の入
力端子ａに加えられる。Ｃ−MOS論理ゲート回
路の入力端子ｂは、イグニツシヨンSW２のON
によりすでにＨになつているため（Ｅ点）、Ｃ−
MOS論理ゲート回路１５は抵抗９とコンデンサ
１０の時定数回路により、POWER SW３の投入
時より遅延されて、ミユート出力信号をＨからＬ
へ反転し（Ｆ点）、ミユーテイングを解除する。

次にPOWER SW３又はイグニツシヨンSW２
をOFFすると、論理ゲート回路１５の入力端子
ａ（Ｄ点）及びｂ（Ｅ点）は、ダイオード１１，１
２を通して急速に放電し、Ｃ−MOS論理ゲート
回路１５の入力端子ａ及びｂは直ちにＬになり出
力はＨに反転し（Ｆ点）、ミユーテイングが駆か
る。

第２図のｂはPOWER SW３をON状態のまま
イグニツシヨンSW２をON及びOFFしたときの
第１図中の各Ａ〜Ｆ点の電位のタイムチヤートを
示すもので、特にＤ点〜Ｆ点のタイムチヤートか
らも明らかなように、論理ゲート回路７，８及
び、論理ゲート回路１５にそれぞれ時定数回路を
設けたことにより、POWER SW３がONの状態
でイグニツシヨンSW２をON，OFFしても全く
クリツクノイズが発生することが無く、また、２
つの時定数回路の遅延時間を揃えておくことによ
り、イグニツシヨンSW２がONの状態で
POWER SW２をON，OFFした場合とミユーテ
イングの解除までの時間を同じにすることができ
るものである。

従来の技術では電源スイツチONと同時にミユ
ーテイングをかけるため、ミユーテイングトラン
ジスタのON状態になるまで若干の時間がかか
り、この時間差により、電源スイツチ投入時のク
リツクノイズを出力する可能性があつた。

本考案では、システムのOFF状態からミユー
テイングをかけているため、電源スイツチON時
のクリツクノイズを完全に除去することができ
る。そして、ミユーテイングトランジスタの立ち
上りの不安定さにも左右されることがなくなる。
パワーOFF時のクリツクノイズも安定化電源出
力が急激に下がらなくすることにより、クリツク
ノイズを除去することができる。

また、マイコン駆動回路と回路構成を兼用して
いるため、部品点数が少なく、バツクアツプ電流
を必要とする素子と、システムOFF時に常時ミ
ユーテイング信号を出力する素子にＣ−MOS論
理ゲート回路を用いたため消費電流がきわめて少
なくてすむ利点をもつ。

さらに、本考案においては、カセツトが挿入さ
れPOWER SW３がON状態でイグニツシヨン
SW２をON，OFFしても全くクリツクノイズが
発生することが無く、自動車用ステレオのミユー
テイング駆動回路として最適である。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図であ
り、第２図は第１図中の点Ａ〜Ｆの電位のタイム
チヤートを表わし、第２図ａは、最初にイグニツ
シヨンSWをONし、次にPOWER SWをONにし
た状態を示し、第２図ｂは、POWER SWをON
した後、イグニツシヨンSWをONにした状態、
または、同時にONした状態を示した図である。 ２……イグニツシヨンSW、３……POWER
SW、７，８……マイコン駆動用Ｃ−MOS論理ゲ
ート回路、９……時定数回路用抵抗器、１０……
時定数回路用コンデンサ、１１，１２……放電用
ダイオード、１５……ミユーテイング信号発生用
Ｃ−MOS論理ゲート回路。

Claims (1)

【実用新案登録請求の範囲】
1. イグニツシヨンスイツチを介して電源に接続さ
   れ、ミユーテイング信号を発生する第１の論理ゲ
   ート回路と、前記イグニツシヨンスイツチの後段
   に接続され、カセツト挿入時にON状態となる電
   源スイツチと、該電源スイツチに接続され第１の
   論理ゲート回路を駆動する第２の論理ゲート回路
   を備えたミユーテイング駆動回路であつて、前記
   電源スイツチOFF時に常にミユーテイング出力
   を発生する第１の論理ゲート回路と、第２のゲー
   ト回路の入力信号路とイグニツシヨンスイツチの
   間でかつ電源スイツチと並列に接続された第１の
   時定数回路と、第２の論理ゲート回路の出力信号
   路と前記第１の論理ゲート回路の入力信号路との
   間に設けられた第２の時定数回路とを設けたこと
   を特徴とするミユーテイング駆動回路。