JPS6243392Y2 - - Google Patents
Info
- Publication number
- JPS6243392Y2 JPS6243392Y2 JP1986050520U JP5052086U JPS6243392Y2 JP S6243392 Y2 JPS6243392 Y2 JP S6243392Y2 JP 1986050520 U JP1986050520 U JP 1986050520U JP 5052086 U JP5052086 U JP 5052086U JP S6243392 Y2 JPS6243392 Y2 JP S6243392Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- auto
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はオートクリアー回路に関する。
オートクリアー回路は集積回路の電源投入時に
於ける内部回路の初期設定に用いられるものであ
る。オートクリアー回路の代表的なものを第１図
に示す。第１図に於いて、１−１は基準電圧発生
回路であり、Ｎ型トランジスタの閾値電圧を利用
したものである。レベル検出回路１−２は、基準
電圧をロウレベルと判定する事により、出力がハ
イレベルとなりクリアー信号が消える。第１図の
第２図に於けるＶAがＶA〓ＶTP＋ＶTNである
RAMを低電圧（＜ＶTP＋ＶTN）で、バツクアツ
プ出来ない。即ち、回路の初期設定は電源電圧が
ＶA程度で行なわれRAMが低電圧保持特性を有す
るものにも拘わらず、バツクアツプをＶA以上で
行なう必要がある。
於ける内部回路の初期設定に用いられるものであ
る。オートクリアー回路の代表的なものを第１図
に示す。第１図に於いて、１−１は基準電圧発生
回路であり、Ｎ型トランジスタの閾値電圧を利用
したものである。レベル検出回路１−２は、基準
電圧をロウレベルと判定する事により、出力がハ
イレベルとなりクリアー信号が消える。第１図の
第２図に於けるＶAがＶA〓ＶTP＋ＶTNである
RAMを低電圧（＜ＶTP＋ＶTN）で、バツクアツ
プ出来ない。即ち、回路の初期設定は電源電圧が
ＶA程度で行なわれRAMが低電圧保持特性を有す
るものにも拘わらず、バツクアツプをＶA以上で
行なう必要がある。
又、逆に電圧ＶAをRAMのデータ保持電圧近く
に設定すると、電源投入時に内部のゲート回路が
動作状態に入る前にオートクリアー回路が動作し
てしまい、結局、初期設定が出来なく成る。
に設定すると、電源投入時に内部のゲート回路が
動作状態に入る前にオートクリアー回路が動作し
てしまい、結局、初期設定が出来なく成る。
本考案は上記問題点に鑑み電源投入時には集積
回路内部のゲート回路が動作する電圧以上で、オ
ートクリアー回路を動作させ逆にバツテリーバツ
クアツプ等によりRAMのデータ保持を行なう場
合には低電圧でもオートクリアー回路が動作しな
いオートクリアー回路を提供するものである。
回路内部のゲート回路が動作する電圧以上で、オ
ートクリアー回路を動作させ逆にバツテリーバツ
クアツプ等によりRAMのデータ保持を行なう場
合には低電圧でもオートクリアー回路が動作しな
いオートクリアー回路を提供するものである。
即ち、本考案は半導体集積回路に於いて基準電
圧発生回路の出力がヒステリシス回路に接続され
た回路を具備した事を特徴とするものである。
圧発生回路の出力がヒステリシス回路に接続され
た回路を具備した事を特徴とするものである。
次に本考案の実施例について説明する。
第３図は本実施例のオートクリアー回路であり
5V電源CMOS構造の４ビツトマイクロコンピユ
ーター等に適したものである。第３図に於いて回
路３−１は基準電圧発生回路であり、回路３−１
の出力はＮ型トランジスター３−４の略閾値電圧
と成る。回路３−２は通常、良く用いられている
ヒステリシス回路であり、その特性は第４図に示
す通りである。第４図に於いてV1はV1〓ＶTN＋
0.5V＝1.6V、V2はV2ＶTP＋ＶTN＋1V＝3.2Vに
設計されている。第３図に於けるバツフアー３−
３の出力は第５図に示す特性を有する。
5V電源CMOS構造の４ビツトマイクロコンピユ
ーター等に適したものである。第３図に於いて回
路３−１は基準電圧発生回路であり、回路３−１
の出力はＮ型トランジスター３−４の略閾値電圧
と成る。回路３−２は通常、良く用いられている
ヒステリシス回路であり、その特性は第４図に示
す通りである。第４図に於いてV1はV1〓ＶTN＋
0.5V＝1.6V、V2はV2ＶTP＋ＶTN＋1V＝3.2Vに
設計されている。第３図に於けるバツフアー３−
３の出力は第５図に示す特性を有する。
第５図に於いて、電圧ＶA2は電源投入時にオー
トクリアー回路が動作し、クリアー信号が消える
電圧であり、第４図のV2に対応する電圧であ
る。一方、第５図に於けるＶA1は電源電圧が低下
した場合、再びオートクリアー回路が動作する電
圧であり、第４図のV1に対応する電圧である。
本実施例に於いてはＶA11.8V、ＶA23.7Vであ
る。第５図より明らかな様に、停電等にバツテリ
ーバツクアツプ状態に入り、バツテリーの電圧が
低下しても電圧ＶA1まではオートクリアー回路に
より、RAMの内容が初期設定される事は無い。
トクリアー回路が動作し、クリアー信号が消える
電圧であり、第４図のV2に対応する電圧であ
る。一方、第５図に於けるＶA1は電源電圧が低下
した場合、再びオートクリアー回路が動作する電
圧であり、第４図のV1に対応する電圧である。
本実施例に於いてはＶA11.8V、ＶA23.7Vであ
る。第５図より明らかな様に、停電等にバツテリ
ーバツクアツプ状態に入り、バツテリーの電圧が
低下しても電圧ＶA1まではオートクリアー回路に
より、RAMの内容が初期設定される事は無い。
第１図は従来のオートクリアー回路の一例を示
す図であり、第２図は第１図の電気特性を示す図
である。第３図は本実施例のオートクリアー回路
を示す図であり、第４図にヒステリシス回路３−
２の特性を示す。第５図は第３図の特性を示す図
である。 ここに、１−１，３−１……基準電圧発生回
路、１−２……レベル検出回路、３−２……ヒス
テリシス回路、３−３……バツフアーである。
す図であり、第２図は第１図の電気特性を示す図
である。第３図は本実施例のオートクリアー回路
を示す図であり、第４図にヒステリシス回路３−
２の特性を示す。第５図は第３図の特性を示す図
である。 ここに、１−１，３−１……基準電圧発生回
路、１−２……レベル検出回路、３−２……ヒス
テリシス回路、３−３……バツフアーである。
Claims (1)
- 基準電圧発生回路の出力をヒステリシス回路に
入力し、このヒステリシス回路からオートクリア
信号を得るようにするとともに、該ヒステリシス
回路は、電源端子と第１の節点との間に並列に接
続されたＰチヤンネル型の第１および第２のトラ
ンジスタと、該第１の節点と第２の節点との間に
接続続されたＰチヤンネル型の第３のトランジス
タと、該第２の節点と第３の節点との間に接続さ
れたＮチヤンネル型の第４のトランジスタと、該
第３の節点と接地端子との間に並列に接続された
Ｎチヤンネル型の第５および第６のトランジスタ
と、入力が前記第２の節点に接続されたインバー
タとを有し、該第１，３，４および第５のトラン
ジスタのゲートに前記基準電圧発生回路の出力を
供給し、前記第２および第６のトランジスタのゲ
ートに前記インバータの出力を供給し、前記イン
バータの出力からオートクリア信号をうることを
特徴とするオートクリア回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986050520U JPS6243392Y2 (ja) | 1986-04-04 | 1986-04-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986050520U JPS6243392Y2 (ja) | 1986-04-04 | 1986-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6237331U JPS6237331U (ja) | 1987-03-05 |
| JPS6243392Y2 true JPS6243392Y2 (ja) | 1987-11-11 |
Family
ID=30873958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986050520U Expired JPS6243392Y2 (ja) | 1986-04-04 | 1986-04-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243392Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743950Y2 (ja) * | 1988-08-29 | 1995-10-09 | 宇部日東化成株式会社 | 車両用バッテリートレイ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51163826U (ja) * | 1975-06-20 | 1976-12-27 | ||
| JPS521027U (ja) * | 1975-06-23 | 1977-01-06 |
-
1986
- 1986-04-04 JP JP1986050520U patent/JPS6243392Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6237331U (ja) | 1987-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| JPH0789303B2 (ja) | 低電力、低出力インピーダンスオンチツプ電圧基準発生器 | |
| JPH0810822B2 (ja) | 特にマイクロプロセツサの周辺装置用の、ｍｏｓ技術の論理回路のためのパワ−オンリセツテイング回路 | |
| JPH0220017B2 (ja) | ||
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP3538480B2 (ja) | 電源切換回路 | |
| JPH06325569A (ja) | 半導体集積回路の中間電圧発生回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH03206709A (ja) | パワーオン・リセット回路 | |
| JP2601978B2 (ja) | Ｔｔｌ入力信号レベルを変換するためのｃｍｏｓレシーバ回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JPH0344692B2 (ja) | ||
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| JPH06197001A (ja) | レベル変換回路 | |
| JP2546894B2 (ja) | クロックド同相回路 | |
| JPS6111839A (ja) | パワ−オン・イニシヤライズ回路 | |
| JPH0450658Y2 (ja) | ||
| JPH04237214A (ja) | クロックドインバータ | |
| JPS61150515A (ja) | 半導体集積回路 | |
| JP3066645B2 (ja) | 半導体装置 | |
| CN121150683A (zh) | 电源接口电路、单线通信接口电路及芯片 | |
| JPH0683037B2 (ja) | 昇圧回路 | |
| JPH0159679B2 (ja) | ||
| JPS5930335B2 (ja) | オ−トリセツト回路 | |
| JPH06260898A (ja) | 半導体集積回路 |