JPH0212753Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はロジツク回路をテストするためのパル
スを発生するロジツク・パルサに関する。

デイジタル回路群の良否を試験するためにテス
トパルスを供試回路の所定の点に印加することは
しばしば必要である。このためにデイジタル回路
の適切な点で信号の論理状態（高から低あるいは
低から高）を変化させるために外部のパルサを用
いることは周知である。このようなロジツク・パ
ルサは、単一パルス信号あるいは連続的なパルス
列信号を供試回路に与える。しかし、多くの試験
目的のためには単一パルスや連続パルスのみでな
く、一定数のパルスから成るバーストの繰り返し
を与えることも必要である。

パルサとしての種々の機能別出力の中からある
一つの機能出力を選ぶためには非常に簡単なモー
ド選択機構を具えていることが望ましい。即ちモ
ードの選択機構は携帯形の機器に組込むことがで
きるように簡単な機構で構成されることが望まし
い。従来の装置に於て機能選択およびそのコント
ロールは、通常厄介なスイツチやパルス発生器に
付加された外部機器を使用して行なわれていた。

DTL，TTL及びCMOSなどのちがつたタイプ
のデイジタル回路の出現に伴なつて、これらのど
のタイプにも共用できるロジツクパルサの開発が
要望されつつある。特に、ロジツク・パルサは
CMOSロジツクを適切な電圧（通常５〜15V）で
動かすフアスト・エツジ・パルスを発生すること
ができ、かつDTLおよびTTL装置を保護するた
めに自動的に出力電圧とパルス幅とを調節できな
ければならない。本考案はかかる要望を満足させ
るためになされたものである。

すなわち、本考案は供試中のデイジタル・ロジ
ツク回路へコントロールされたパルスを送り出す
ことができるロジツク・ノードステイミユレータ
（これをロジツク・パルサと呼ぶ）を提供せんと
するものである。本パルサは個々の刺激パルス
や、多数のちがつたパルス反復度で連続的に流れ
るパルスや、既知のパルス数をもつた繰り返しバ
ーストパルスを発生する。本考案はプログラマブ
ル・メモリ（ROM又はROAM）に関連したデイ
ジタル回路を使用し、これにより種々の操作モー
ドの中から一つを選択するための直列符号化系を
提供する。より詳述すれば、操作モードを選択す
るには、簡単な押しボタン式等の単一駆動素子の
ボタンを既定の符号に従つて押したり離したりす
ればよい。上記のような単一ボタンによる直列符
号化系は特に携帯形機器に好都合である。

また本考案の一実施例によれば、種々のパター
ンで明滅し、そして現在送り出されているパルス
出力の機能がどれであるかを示す点滅式表示器が
具備されている。これにより現在の動作モードが
視覚的に簡単にわかるとともに、該装置が単一の
点滅式表示器から構成されているため廉価で、か
つ信頼性が高くなる。

更に本考案はCMOSやDTLやTTLデイジタ
ル・ロジツクを駆動するのに適した出力パルスを
送り出すことができるパルサを提供せんとするも
のである。すなわち、本考案の一実施例によれ
ば、出力感知回路を含み、この回路は供試回路に
供給された電流を感知し、そして不適当な電圧や
電流状態から機器を保護すると共に、異なつたタ
イプのデイジタル・ロジツク回路にも共用できる
ように出力パルスの幅を自動的に調節する機能を
具えている。以下図面を用いて本考案を説明す
る。

第１図は本考案の一実施例によるロジツク・パ
ルサのブロツク図である。図において、スイツチ
１１は簡単な押しボタンを示し、これは手で押す
ことができ、そして手を離した時自動的に元に戻
るのが望ましい。スイツチ１１は下がつた位置即
わち押した位置でロツクすることができるとよ
い。例えば当業者によく用いられているプツシ
ユ・スライド・スイツチが適している。下記に詳
細に述べる如くスイツチ１１を使つて手動で一連
のプツシユ及びホールド操作を行うことによりパ
ルサの動作をプログラムする。それぞれちがつた
シーケンスは装置をプログラムするのに役立つ直
列符号を表わしている。本考案によるパルサは、
６つの操作モードを含み、これらの操作モードは
下記のように直列符号化されている。

(1) 単一パルス出力は駆動スイツチ１１の一回毎
のプツシユに対して作られる。

(2) 100Hzに於ける連続したパルス列の出力は、
駆動スイツチ１１を押しそして予定した待ち時
間、例えば１秒間以上押し下げた状態を保つこ
とにより作られる（この状態をプツシユ・ホー
ルドと呼ぶ）。本スイツチがロツキング特性を
備えるならば、ホールド状態でロツクする。

(3) スイツチをプツシユ・プツシユ・ホールドす
ると、予定した割合（例えば100Hz）で例えば
１秒間のバースト間の休止を伴なつて100パル
スのバースト出力を作る。

(4) プツシユ・プツシユ・プツシユ・ホールド
は、10Hzのレートで連続したパルス列の出力を
作る。

(5) プツシユ・プツシユ・プツシユ・プツシユ・
ホールドは既知のパルスレートの10パルスのバ
ースト出力を作る。

(6) ５回以上のプツシユと１回のホールドは１Hz
のレートで連続したパルス列の出力（たとえば
１秒間に１パルスの無制限パルス列信号）を作
る。

本パルサはこのようにして単一シヨツトモード
や種々の連続モードやパルス・バースト・モード
で動作する。上記の種々のパルス・レートは多く
のロジツク・テストに適用して好都合である。し
かし本考案の直列符号化技術はリストされた特定
の機能のみに限定されるものではなく、他の動作
モードをプログラムするためにも使われる。

再び第１図に戻れば、スイツチ１１からの信号
は複数の多レベル論理ゲート及び遅延素子を含む
スイツチ制御部１３において処理される。前記ス
イツチ制御部１３はスイツチ１１からの情報を、
たとえばバウンス除去することにより信号処理す
る。スイツチ制御部１３は、又種々のカウンタを
セツトしたりリセツトしたりして、タイミングや
遅延間隔を設定する。

モード制御回路１５は、前記スイツチ制御部１
３に結合される。モード制御回路は多数のゲート
およびカウンタを含み、これらは第１にパルサが
アイドルモードか、スイツチからのコントロール
パルスを待つているプログラミング・モードか、
またはパルスを発生する実行モードかのうち、い
ずれのモードで動作しているのかを決定する。さ
らに、モード制御回路１５はプログラム・スイツ
チからのインパルスを累算してパルサにプログラ
ムされたモードを決定する。このモード制御回路
１５の具体的な構成と動作については第４図に関
連して下記に述べる。

上記に簡単に述べたように、本考案はパルサが
所定数で且つ一定周波数のパルスのコントロール
されたバーストを発生する。これらのパルスは、
いくつかのフリツプ・フロツプと一個のラツチを
含むバースト制御部１７によつて始動および停止
する。上記バースト制御部１７は、バーストの始
動、停止に加えて各バースト間に適当な休止を与
えるために遅延信号を発生する。バーストモード
において、一連の符号命令（例えばプツシユ・プ
ツシユ・ホールド等）により始められた各バース
トには正確な所定数のパルスが含まれていなけれ
ばならない。しかし、一連のバーストにおける最
初のバーストに関してある難事が起る。即ち最初
の二回の手動によるスイツチ１１のプツシユはそ
れぞれ単一パルスを発生するので、最初のバース
トに対してのみバースト制御部１７は98の付加的
パルスを発生しなければならない。

バースト制御部１７における上記コントロール
は、ROM（リード・オンリーメモリ）などのプ
ログラマブルメモリ部１９で行なわれる。ROM
１９は前記スイツチ制御部１３とモード制御回路
１５とバースト制御部１７とそれぞれ内部結合さ
れている。メモリ部１９は他の全ての回路素子間
の相互作用をコントロールするマスタ・ロジツク
部として機能すべくプログラムされる。

デイジタル・カウンタ２１は本装置内の他の回
路に時間々隔とカウント数を提供するために用い
られる。上記カウンタ２１は参照用の標準時間を
与えるクロツク源２３で駆動される。

また、発光ダイオード（LED）などの表示器
２５は本装置の操作モードをいつでも表示する。
このために前記表示器２５は表示駆動回路２７か
らオン／オフ制御された定電流が付勢される。例
えば上記表示器２５は単一パルスが出力された時
に１回の短いフラツシユをなす。連続的な速い点
滅は連続的な100Hzモードにおける動作を表わし、
又、連続的な遅い点滅はパルサが10Hzで連続的に
パルス列を出していることを表わす。同様に、休
止のある速い点滅は100パルスのバーストを示し、
一方、より長い休止のある、より短期間の速い点
滅は10バースト・モードを示す。上記パルサが１
Hzのレートでパルスを出している時の表示は単に
上記のレートで点滅する。上記全ての表示は
ROM１９でコントロールされる。ここで、
ROM１９は各モードに対して表示駆動回路２７
を正しく駆動するようプログラムされる。これら
の特定の表示は使用できる多種の表示符号の単な
る一例に過ぎない。

出力制御回路２９はROM１９の出力に応答し
てテスト中のデイジタル回路に刺激パルスを送
る。下記にもつと詳しく述べる如く、出力制御回
路２９は公称パルス幅のパルスを発生するための
ワン・シヨツト回路を含む。また、その他には正
方向あるいは負方向のパルスを発生したときに出
力電流を感知する一対の検出回路を具えている。
過電流の検出は供試機器における各ロジツク素子
の損傷を避けると共に、ロジツクのしきい値部分
で早いスリユーレートを保証するためにパルスを
早期に停止させる。

第２図は第１図に示した出力制御回路２９の具
体的な詳細回路図、第３図は種々の供試ロジツク
回路にパルスから供給されているいくつかの代表
的なパルス（但し一発のみ）を示す。これはパル
サがCMOSロジツクやDTL，TTLロジツクを動
かすに適した出力パルスを発生することを可能と
し、そして全ての場合においてオーバーロードを
保護するという本考案の特長を具現したものであ
る。すなわち、第２図においてワン・シヨツト回
路３１は、本パルサから出力されるパルスの正・
負両部分の公称パルス幅をコントロールする。例
えばワン・シヨツト回路３１における種々の部品
の値を正しく選択することにより、第３ａ図に示
す如く約10マイクロ秒の公称パルス幅をもつパル
スを発生することができる。特に、第２図からも
明らかなように、ワン・シヨツト回路３１はフリ
ツプ・フロツプ３５を含むパルス出力回路３３と
内部結合されている。フリツプ・フロツプ３５の
Ｑおよび出力はそれぞれ出力パルスの負部分を
出力するゲート３７と正部分を出力するゲート３
９とを駆動する。パルス出力回路３３のトリガは
入力４１で示された如くROM１９でコントロー
ルされる。動作において、10マイクロ秒などの公
称幅の負パルスのほとんどすぐ後に第３ａ図の如
く同じパルス幅の正パルスが続く。しかし、本考
案によると一対の出力検出回路３６と３８があ
る。これらはそれぞれ出力パルスの負または正の
部分で供試回路に余分な電荷（または電流）が供
給されていないかを感知する。上記は電荷結合コ
ンデンサの両端に現われる電圧を測定するなどし
て行なう。例えばもし“０”側検出回路３６がパ
ルスの負部分で過度な電流が流れたことを感知し
たら、ワンヨツト回路３１に信号を送り、そして
回路３１は出力パルスの負方向部分を停止させ
る。この負方向部分の停止のすぐ後に、上記装置
は公称パルス幅の正部分を出力しようとする。そ
の結果のパルスは第３ｂ図を参照されたい。同様
に、出力パルスの正部分の間に“１”側検出回路
３８によつて過電流の状態が感知されたら、“１”
側検出回路３８はワン・シヨツト回路３１に信号
を送り、そして回路３１は第３ｃ図の如く出力パ
ルスの正部分を停止させる。上記出力制御回路を
用いてパルサはCMOSロジツクを駆動するに充
分な幅のパルスを発生することができ、又過負荷
を保護するために供試中のロジツクに送られた全
電荷を減少させる目的で、TTLあるいはDTLロ
ジツクを駆動する際に自動的に狭いパルス幅を発
生することができる。上記はパルサへの供給電圧
（出力“１”電圧をプログラムする）がDTLある
いはTTLロジツクを駆動するのに必要な電圧を
超えたとき、特に重要である。“０”又は“１”
出力パルスは速い後縁で停止され、その結果、し
きい値での遅い変遷によるロジツクへの多重トリ
ガの恐れがなくなる。

第４Ａ〜Ｃ図はプログラマブル・メモリ部を含
む本考案のロジツク・パルサの詳細回路図で、そ
こにはプログラマブル・メモリ１９、モード制御
回路１５、スイツチ制御部１３、および種々の内
部結合が詳しく示されている。パルサ操作の例と
して、100パルスのバーストを発生させるものと
仮定する。上記の如く、直列符号化方式に従がつ
て、スイツチ１１は手で２度押し、次に押し下げ
たままにしておく（即ちロツクする）…即ちプツ
シユ・プツシユ・ホールド。スイツチ１１が一回
押されると、スイツチ制御部１３は該スイツチか
らの信号をバウンス除去し、又パルサの種々のカ
ウンタをリセツトする。特に、ゲート４３の出力
はマスタ・リセツト・ラインで、これはカウンタ
２１およびバースト制御部１７のフリツプ・フロ
ツプをリセツトする。バーストのパルスが進行中
にスイツチ１１が手動で戻されると、バースト制
御部１７からの入力４５はバーストが完了するま
で、一時的にカウンタのリセツトを抑制する。ス
イツチのバウンスが止まり、そしてカウンタ２１
が予定の状態まで到達した後、スイツチ制御部１
３はゲート４７，４９，５１、および５３を使つ
てラツチする。ゲート５１の出力はモード制御回
路１５への信号となり、そして例えば５５，５
７，５９等の三つのフリツプ・フロツプから成る
モードセレクト・カウンタを進行させる。スイツ
チ１１が手動で２回押し下げられたとき、上記と
同様の手続が繰り返される。本実施例において、
スイツチは２度プツシユされた後戻さないで一定
の期間（カウンタ２１が決定する）下がつた状態
でホールド、即ちロツクされる。この状態のと
き、ゲート６１と６３を含むラツチは駆動され、
そしてROM１９に信号を送る。ここで前記
ROM１９は種々の入力ラインの高あるいは低の
状態をモニタする。この時これらのどのラインが
駆動されるかによつてROMマトリツクスは、出
力制御回路２９、表示駆動回路２７、およびその
他の回路へ適当な出力信号を送る。本例において
は、ROM19はバースト制御部１７に対し、各々
100パルスから成るパルスバーストを構成する適
切なパルス列と休止とが出力制御回路２９から発
生されるように、そのパルス列の始動、停止、お
よび休止の制御を行うよう信号を送る。これによ
り、バースト制御部１７は出力制御回路２９に対
し、ROM１９を通してこれらの制御を行うこと
になる。

【図面の簡単な説明】

第１図は本考案の一実施例によるロジツクパル
サのブロツク図、第２図は第１図における出力制
御回路の詳細回路図、第３図は種々の供試ロジツ
ク回路に供給されるパルスの波形図、第４Ａ〜Ｃ
図は第１図のプログラマブルメモリを含むパルサ
の詳細回路図である。 １１：スイツチ、１３：スイツチ制御部、１
５：モード制御回路、１７：バースト制御部、１
９：プログラマブルメモリ（ROM）、２１：カ
ウンタ、２３：クロツク源、２５：表示器、２
７：表示駆動回路、２９：出力制御回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 単一ボタンスイツチの断続的操作およびロツ
   ク操作によつて生じる直列符号化系の信号に応
   答して制御信号を出力する制御回路と、前記制
   御信号に応答して選択的に単一パルス信号、パ
   ルス列信号、所定パルス数を含むバーストパル
   ス列信号のいずれかを出力するパルス発生回路
   とから成るロジツク・パルサ。 (2) 前記パルス発生回路が、出力負荷電流を検出
   する出力検出回路と、該出力検出回路からの信
   号に応答して出力パルスのパルス幅を調節する
   パルス幅調節回路と、を備えた出力回路を有し
   ている実用新案登録請求の範囲第(1)項記載のロ
   ジツク・パルサ。