JPH02128232A - フオールト・トレラント同期システム - Google Patents

フオールト・トレラント同期システム

Info

Publication number
JPH02128232A
JPH02128232A JP1229476A JP22947689A JPH02128232A JP H02128232 A JPH02128232 A JP H02128232A JP 1229476 A JP1229476 A JP 1229476A JP 22947689 A JP22947689 A JP 22947689A JP H02128232 A JPH02128232 A JP H02128232A
Authority
JP
Japan
Prior art keywords
tod
clock
clock source
signal
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1229476A
Other languages
English (en)
Other versions
JPH0797328B2 (ja
Inventor
Iii Thomas B Smith
トーマス・パスリ・スミス、サード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02128232A publication Critical patent/JPH02128232A/ja
Publication of JPH0797328B2 publication Critical patent/JPH0797328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は多重プロセッサ・システム（ＭＰシステム）の
ための時刻機構（ＴＯＤクロック）に係り、特に同期化
されたフオールト・トレラント・クロックに係る。
Ｂ、従来の技術 ＭＰシステムを構成する複数のデータ・プロセッサを動
作させるに当っては、個々のクロックの同期が重要問題
となる０例えば、何台かのプロセッサが直接アクセス記
憶装置（ＤＡＳＤ）その他の資源を共用しているか、又
はメツセージを交換しているのであれば、それらのプロ
セッサのＴ。
Ｄクロックを同期させておくのが望ましく、また実際問
題として、同期が必要な場合が多い、同期の必要性に加
えて、同期機構がフオールト・トレラントであることも
要求される。すなわち、同期機構自身に単一障害点が生
じても、システム全体の同期を維持しなければならない
、これまでにもフオールト・トレラント・クロック機構
の設計に対して多大の努力が払われてきたが、その設計
の多くは、クロックの２重構造（−次／二次）に頼って
いる。
Ｃ６発明が解決しようとする課題 従来のクロック機構では、一般に、−次側の故障を検出
するのは難しく、問題が見つかっても一次から二次への
切替えは容易に行えない、これらの問題の取扱いは費用
がかかり、その結果も満足のゆくものではなかった。・
その根本原因は、要求されるクロックの分解能が一般に
一次クロックと二次クロックの間のスキューよりも小さ
いという点にある。
必要なのは各プロセッサにある任意の分解能を持ったＴ
ＯＤクロックを同期して動作させるための経済的なハー
ドウェア手段である。更に、システム自体は貴重な資源
であって、個々のプロセッサは本質的に障害を単一の機
械に限定しようとするから、選ばれたクロック同期機構
は、単一障害点がＭＰシステム全体をダウンさせるよう
な結合された或いは共通の機構であってはならない。本
発明の同期機構はこのような要求を満たすものである。
０８課題を解決するための手段 本発明によれば、基本的に、２重冗長ＴＯＤクロック源
と、ＭＰシステムの各プロセッサでＴＯロクロツクとし
て働く複数のＴＯＤスレーブとを備えたフオールト・ト
レラント同期機構が設けられる。各冗長ＴＯＤクロック
源は、ＴＯＤスレーブの１つにＴＯＤ同期信号を供給す
る。従って、各ＴＯＤスレーブは２つの同期信号を受取
ることになる。ＴＯＤスレーブは、２つの信号の中から
有効なＴＯＤ信号を選択するための手段を含み、それを
用いてＭＰシステム内部の同期を維持する。
具体的に云うと、本発明は、２重化されたＴＯＤクロッ
ク源の２つのサイドの間の同期を維持する経済的な手段
を提供する。ＴＯＤクロック源の一方のサイド内で発生
された基準周波数信号並びに他の種々の状況ビット及び
データは符号化されて、ＴＯＤクロック源の他方のサイ
ドに送られる。
逆方向も同様である。ＴＯＤクロック源の所与のサイド
において、入力基準周波数信号の位相が当該サイド内で
発生された基準周波数信号の位相と比較される。２つの
信号の闇に位相差があると位相誤差信号が発生される。
この位相誤差信号は、適切な処理の後、当該所与のサイ
ドの基準周波数を、検出された位相誤差をゼロにする方
向へ変化させるのに用いられる。
本発明はまた、２重化されたＴＯＤ基準信号を受取って
、障害対策又は動作上の都合で要求された場合に、ＴＯ
Ｄクロック源のサイドを一方から他方へ問題なく切替え
るための経済的な手段も提供する。従って、各ＴＯＤス
レーブはＴＯＤクロック源のそれぞれのサイドから２つ
の基準周波数信号を受取り、そのうちの１つを選択する
。選択された信号はそのＴＯＤスレーブ内の位相同期ル
ープを駆動する。ＴＯＤスレーブに関連するエラー検出
手段が入力基準周波数信号を監視する。障害が見つかる
と、ＴＯＤスレーブは他方の人力基準信号に切替えられ
る。周波数及び位相同期がいずれの入力信号でも維持で
きないか、又は両方の一人力信号が不正の場合は、関連
するプロセッサにおいて同期例外が発生される。
２重系のクロック機構がカバーする障害の範囲は大部分
のアプリケーションで満足のゆくものであるが、これを
４重系に拡張すると、同期機構のすべての単一゛障害点
をほぼ完全にカバーできる。
後述するように、このような４重系は、各ＴＯＤスレー
ブに対する基準周波数信号の２重分配と互換性がある。
２重系又は４重系の実施態様ｌよ多くの場合に同期した
正確なＴＯＤクロックを発生するが、Ｔ。
Ｄクロック源内部に周波数ステアリング要素を設けるこ
とによって、実時間への適応性を高めることができる。
その場合、発生された基準周波数信号のサイクルの所定
数を合計し、その結果をより正確な時間標準と比較する
ことによって、基準周波数信号が訂正される。
Ｅ、実施例 第１図は本発明に従う２重ＴＯＤ同期機構を示したもの
で、それぞれ基準周波数信号を発生する１対の同じＴＯ
Ｄクロック源１２ａ及び１２ｂを含んでいる。これらの
クロック源は、自身で発生した基準周波数信号を他方の
クロック源へ送るように相互接続されている。ＴＯＤク
ロック源１２ａからの信号はリンク１４を介してＴＯＤ
クロック源１２ｂに供給され、ＴＯＤクロック源１２ｂ
からの信号はリンク１６を介してＴＯＤクロック源１２
ａに供給される。またＴＯＤクロック源１２ａ及び１２
ｂはそれぞれ複数の同期信号を線１８及び２０に発生す
る。線１８及び２０のそれぞれからの１対の基準周波数
信号は、ＭＰシステムを構成する各プロセッサ２４に関
連するＴＯＤスレーブ２２へ送られる。ＴＯＤスレーブ
２２はＭＰシステムの時刻機構すなわちＴＯＤクロック
として働く。ＴＯＤクロック源１２ａ及び１２ｂ並びに
ＴＯＤスレーブ２２は、２重スター構成におけるような
専用リンクによって、又は２重冗長パス構造によって互
いに接続することができる。あとで詳しく述べるが、各
ＴＯＤスレーブ２２は、ＴＯＤクロック源１２ａ及び１
２ｂから送られてきた１対の基準周波数信号のうちの１
つを選択し、それを用いてＭＰシステム内における同期
を維持する。基準信号の周波数は十分に低く、従って２
つのクロック源の間のどのようなスキューも基準周波数
信号の１周期に比べて小さい。
第２図は、ＴＯＤクロック源１２ａの構成を示したもの
であるが、ＴＯＤクロック源１２ｂも同様な構成要素か
ら成っている。
まずＴＯＤクロック源１２ａの各構成要素及びその機能
について簡単に説明する。ＴＯＤレジスタ／カウンタ２
６は、ＭＰシステムの特定のプロセッサによって使用さ
れる標準形式のＴＯＤクロックを模写したものであって
、このＴＯＤクロックと同じビット数になっている。こ
こではビット数を６４とする。ＴＯＤビットはＯから６
３までの番号を付されており、ビット０が最上位ビット
で、ビット６３が最下位ビットである。ＴＯＤレジスタ
／カウンタ２６は基本的には２進カウンタであって、２
２０マイクロ秒（約１．０４秒）毎にビット３１がトグ
ルするような速さで増分される。これをメガ・マイクロ
秒（Ｍｇ３）周期と云う。
電圧制御発振器（ＶＣＯ）２８はＴＯＤクロック源１２
ａのための内部クロックを発生する。この内部クロック
はＴＯＤレジスタ／カウンタ２６を増分するのに用いら
れ、また分周器３０で分周されて、ＴＯＤクロック源１
２ａのための基準周波数信号を生成する。第４図に示す
ように、基準周波数信号の周期は、ＴＯＤクロック源１
２ａ及び１２ｂのコンポーネントの特性の違いによる如
何なるスキューよりも大きくなるように選択される。基
準周波数信号はデータの搬送波として使用される。カウ
ンタの実際の分解能（固有ＶＣＯ内部クロック周波数）
は、基準周波数に比べて、幾らでも高くできる。
符号器／送信器３２は、ＴＯＤクロック源１２ａの基準
周波数信号並びに他の状況ビット及びデータ・ビットを
符号化して送信する。
復号器／受信器３４は、もう一方のＴＯＤクロック源１
２ｂからの基準周波数信号及びデータを受信して復号す
る。
ＴＯＤクロック源１２ａは上述の他にも、位相調整器３
６、位相比較器、フィルタ４０及びその他の制御要素を
含む監視機構４２を備えている。
次にＴＯＤクロック源１２ａの動作について説明する。
ＶＣ０２８から１ｕＩ４４へ出力される内部クロック信
号はＴＯＤレジスタ／カウンタ２６を増分するのに用い
られる。この内部クロック信号は分周器３０にも供給さ
れ、基準周波数信号を生成すべく分周される。ＴＯＤレ
ジスタ／カウンタ２６の内容から同期点（本実施例では
Ｍμｓ同期点）を示す信号が導出される。基準周波数、
同期点及びＴＯＤレジスタ／カウンタ２６の内容を示す
信号並びに種々の状況標識は、符号器／送信器３２で符
号化された後、線４６を介してＴＯＤりロック源１２ｂ
へ送られる。第１図に示すように、これらの全情報はＭ
Ｐシステム内のすべてのＴ。
Ｄスレーブへ同様に送られる。符号化方式は様々なもの
が知られているが、本発明はデータ及び同期点を基準周
波数で２相符号化し、適切な同期シンボル、フレーム指
示シンボル及びアイドル・シンボルを付加する。伝送デ
ータには、次の同期点後のＴＯＤレジスタ／カウンタ２
６の上位３２ビツト（ビット０〜３１）の値及び種々の
状況ビットが含まれる。ＴＯＤレジスタ／カウンタ値を
同期点において簡単な制御論理で使用できるようにする
ため、その伝送時点は同期点の伝送時点から十分に離さ
れる。
他方のＴＯＤクロック源１２ｂからの符号化された情報
は線４８を介してＴＯＤクロック源１２ａに受信され、
復号器／受信器３４に供給されて、基準周波数、同期点
及びデータへ復号される。データはデータ・レジスタ５
０に記憶され、必要に応じてＴＯＤクロック源１２＆の
制御論理へ取出される。
復号器／受信器３４の基準周波数信号出力は線５２を介
して位相比較器３８の一方の入力に印加される。同様に
、分周器３０からの基準周波数信号出力が綿５４を介し
て位相調整器３６に印加され、そこで位相調整を受けた
後、位相比較器３８の他方の入力に印加される。位相調
整は、伝送の伝播遅延による位相を補償するために必要
である。
位相比較器３８は２つの入力信号の位相を比較し、それ
らの間の位相誤差を表わす出力信号を４ｇ１５６に発生
する。位相比較の方法としては、簡単な排他的論理和ゲ
ートを用いて、その出力の平均化及びフィルタリングを
行うものが適している。
、＄１ｉＩ５６上の位相誤差信号はフィルタ４０で定常
ゲインＫを有する１次遅れ動特性を利用して処理される
。フィルタ４０からの出力信号は線５８を介してＶＣ０
２８に印加され、位相誤差をゼロに近づける方向にその
周波数を変化させる。
ＴＯＤクロック源１２ａに含まれる監視機構４２は１．
＄６１４８上の入力基準周波数信号及び線４６上の出力
基準周波数信号の間の位相誤差を監視し、何時位相同期
が得られたか、又は何時それが失われたかを決定する。
監視機構４２はまた規定外の電力や入力信号の完全喪失
といった他の障害も検出し、更には同期点間の正しいサ
イクル数といった一貫性検査も行う。これらの検出や検
査の結果に応じて種々の状況フラグがセットされ、ＴＯ
Ｄクロック源１２ａから送信されるデータに含められる
。
信号の位相はその周波数を積分したもので、システムは
位相差に対して１次フィルタを適用するから、古典的制
御理論からすると、システムは全体としては２次系であ
る。あらゆる障害モードのもどでフオールト・トレラン
ト・システム全体が安定であるためには、２次系が過減
衰になるように１次フィルタのパラメータを選ぶ必要が
ある。
定常状態の動作においては、ＴｏＤクロック源１２ａ及
び１２ｂのそれぞれは、その固有動作周波数を定常動作
周波数の方へバイアスするのに要求される定常位相誤差
を認識する。もし伝播遅延位相補償が完全であれば、こ
の動作周波数は２つの固有動作周波数の平均となる。伝
播遅延位相補償が不完全であグても、動作周波数は部分
的にはその誤差の大きさ及び定常ゲインＫによって決ま
る。
いずれにしても、定常状態では、ＴＯＤクロック源１２
ａ及び１２ｂは同じ周波数で動作しているが、それらの
間には多少の定常位相誤差ないしスキューが存在してい
る。この位相誤差の最大値は、使用パラメータの関数と
して計算することができる。基準周波数は、最大定常位
相誤差が３０〜４５度を越えないように選ぶ必要がある
。最大定常位相誤差は使用する位相比較器の性能限界よ
りも小さくなければならず、またエンジニアリング・マ
ージンを含んでいる必要がある。最も一般的に使用され
ている位相比較器は±９０度の範囲で動作するものであ
るが、±１８０度の比較器も従来の技術で容易に実現で
きる。
初期設定時、並びに２つのＴＯＤクロック源１２ａ及び
１２ｂの間で周波数同期が達成された後、一方のＴＯＤ
クロック源に他方のＴＯＤクロック源からのＴＯＤ値及
びＭｕＳ同期点を受は入れさせることによって、ＴＯＤ
クロック及び同期点を整合することができる。コールド
・スタート時には、ＴＯＤ値は手動操作でいずれのＴＯ
Ｄクロック源からも入力することができ（外部からでも
よい）、他方のＴＯＤクロック源は単にその値を受は入
れるだけである。ＴＯＤクロック源の１つが、例えば修
理又は電源断の後で再始動する場合、そのＴＯＤクロッ
ク源は動作中のＴＯＤクロック源からのＴＯＤ値及び同
期点を受は入れる。通常の動作条件のもとでは、２つの
ＴＯＤクロック源１２ａ及び１２ｂは、ＴＯＤ値及びＭ
ｔｔＳ同期点の調整なしに互いの整合を維持する。従っ
て、Ｔ。
Ｄクロック源の間の不一致は何らかの障害を表わす、各
ＴＯＤクロック源は、電源人リセットのような明確な内
部障害標識を持っていない限り、自身で他のクロック源
との整合を試みてはならない。
従って、ＴＯＤクロック源が周波数同期、再始動又は他
の状態を維持していること、並びにそのＴＯＤ値及び同
期点が有効であることを当該ＴＯＤクロック源が確信し
ているかどうかを示すデータをデータ・ストリームの一
部として２つのＴＯＤクロック源の間で伝送するのが望
ましい。他方のＴＯＤクロック源からの同期点及びＴＯ
Ｄ値を受は入れるためには、受は入れ側はまず基準周波
数位相同期を確立しなければならない、それが終ると、
監視機構４２は線２７を介してＴＯＤレジスタ／カウン
タ２６へ禁止信号を送り、その６４ビツトのうち同期点
より下位のビット（本実施例ではビット３２〜６３）を
ゼロにクリアする０次いで、データ・レジスタ５０がＴ
ＯＤレジスタ／カウンタ２６の上位ビットになるべきＴ
ＯＤ値を復号器／受信器３４から受取ると、監視機構４
２はそれを線２９を介してＴＯＤレジスタ／カウンタ２
６の同期点より上位の位置（本実施例ではビット０〜３
１）ヘロードさせる０次いで監視機構４２は次の同期点
信号を受信するまで待ち、その同期点において鯨２７を
介してＴＯＤレジスタ／カウンタ２６を再び付勢する。
この時、ＴＯＤレジスタ／カウンタ２６は基準信号のス
キューに対して整合される。
ＴＯＤスレーブ２２の受信器６０を構成する回路要素の
例を第３図に示す。復号器／受信器６２及び６４は、Ｔ
ＯＤクロック源１２ａ及び１２ｂからそれぞれ送られて
くる１対の同報通信信号を受取る。関連する発振器を含
む位相同期ループ６６がスレーブＴＯＤレジスタ／カウ
ンタ６８を駆動するために設けられる。更に受信器６０
は、エラー検出回路及び制御論理回路を含む監視機構７
０を備えている。
動作時には、ＴＯＤクロック源１２ａ及び１２ｂからの
基準周波数信号が線１８及び２０を介してそれぞれ受信
され、復号器／受信器６２及び６４で基準周波数、同期
点及びデータを表わす信号に復号される。データは、監
視機構７０による仕様に備えてデータ・レジスタ７２ａ
及び７２ｂにロードされる。
どちらか一方のＴＯＤクロック源１２ａ又は１２ｂから
引出された基準周波数信号が位相同期ループ６６を駆動
するのに用いられる。位相同期ルー１６６はスレーブＴ
ＯＤレジスタ／カウンタ６８に接続されており、選択さ
れた基準周波数信号に応答してそれを増分する０選択さ
れた基準周波数信号を供給するＴＯＤクロック源を一部
クロック源と云い、他方を二次クロック源と云う。、！
７４上の基準周波数は、スレーブＴＯＤレジスタ／カウ
ンタ６８を直接駆動するには低過ぎるので、位相同期ル
ープ６６は、ＴＯＤクロック源の場合と同様に、必要な
ＴＯＤレジスタ／カウンタ分解能を得るため、基準周波
数を所望のレベルへ逓倍する必要がある。
監視機構７０は線１８及び２０上の入力信号を監視し、
−次クロック源からの信号に障害があることを検出する
と、二次クロック源への切替えを指示する信号を選択回
路７１に送る。更に、監視機構７０が各ＴＯＤクロック
源からの信号との周波数同期及び位相同期を維持できな
いか、又は入力信号が両方共誤り状態にあると、監視機
構７０は開運するプロセッサ２４に同期例外を知らせる
。
監視機構７０は少なくともＴＯＤクロック線からの信号
の完全喪失、−次クロック源又は二次クロツク源とＴＯ
Ｄスレーブとの間の位相又は同期点の不整合、ＴＯＤク
ロック源の間の位相又は同期点の不整合、並びにＴＯＤ
クロック源間及びＴ。
Ｄクロック源とＴＯＤスレーブとの間のＴＯＤ値の不一
致を検出できる。
第４図は、ＴＯＤクロック源１２ａからの基準周波数信
号の点Ａにおける障害のために、ＴＯＤスレーブ２２が
ＴＯＤクロック源１２ｂで発生された基準周波数信号に
おける最も近いパルス（点Ｂ）に切替えられる例を示し
たものである。前述のように、ＴＯＤクロック源１２ａ
及び１２ｂで発生された基準周波数信号のパルス間のス
キューはその周期に比べて小さくなければならない。す
なわち、基準周波数を十分低くすることによって、その
パルス間隔を広くする必要がある。従って、ＴＯＤスレ
ーブ２２におけるＴＯＤクロック源１２ａから１２ｂへ
の切換えは、ＴＯＤスレーブ２２が受は入れるべきＴＯ
Ｄクロック源１２ｂからのパルスに関する如何なるあい
まいさもなしに達成される０点ＡにおけるＴＯＤクロッ
ク漂１２　ａの障害の後に生じる、ＴＯＤクロック源１
２ｂからの点Ｂにおける次のパルスは、同期の観点から
すると正しいパルスである。高周波内部クロック・パル
スによるスレーブＴＯＤレジスタ／カウンタ６８の増分
は、ＴＯＤクロック源の切替えには影響されない。すな
わち、スレーブＴＯＤレジスタ／カウンタ６８へ印加さ
れるどの高周波内部クロック・パルスも切替えプロセス
中に失われることはない。
一方、基準周波数信号の周期がＴＯＤクロック源１２ａ
及び１２ｂの間のスキューよりも小さかったならば、Ｔ
ＯＤクロック源１２ａからのパルスのいずれかの点に障
害があると、ＴＯＤスレーブ２２はＴＯＤクロック源１
２ｂからの次の使用可能なパルスを取上げるが、正しい
パルスは固有のスキューのためにもつと下流側にある。
スキューは、最初はＴＯＤクロック源１２ａ及び１２ｂ
のそれぞれからの隣接する同期点信号（Ｍｇ３）を調べ
ればわかるが、このような基準点は動作中は不明であり
、ＴＯＤスレーブ２２は切替え時にどの基準周波数パル
スにアクセスするかを決定できない。
始動時には、ＴＯＤスレーブ２２のクロック及び同期点
は、ＴＯＤクロック源１２ａ又は１２ｂからの基準信号
をＴＯＤビット０〜３１として使用し、且つ自身のスレ
ーブＴＯＤレジスタ／カウンタ６８の増分を同期点信号
の受信まで禁止することによって、当該基準信号と整合
させることができる。１８Ｍシステム／３７０では、こ
の同期プロセスはプロセッサからのＳＥＴ　　ＣＬＯＣ
Ｋ命令によって制御される。その場合、プロセッサ２４
は選択ユニット７１から線６３を介して送られてくる信
号を受取り、選択された基準周波数信号から引出された
データを含む受信ＴＯＤ値をデータ・レジスタ７２ａ又
は７２ｂから４８６５ａ又は６５ｂを介して読取る０次
いでプロセッサ２４は、ＳＥＴ　　ＣＬＯＣＫ命令を用
いて、このデータを線６７を介してスレーブＴＯＤレジ
スタ／カウンタ６８にロードする。スレーブＴＯＤレジ
スタ／カウンタ６８は、同期信号が生じるまで増分を禁
止される。同期信号は同期点信号によって与えられる。
整合手順は、プロセッサ初期設定の間に、上述のプログ
ラミング命令を用いて１回だけ実行すればよい、−旦整
合が達成されると、スレーブのＴＯＤ値同期点と送信さ
れてきた基準信号との間の不一致は障害発生を表わす、
前者が一部クロック源からの基準周波数信号とは異なっ
ているが、二次クロック源からの基準周波数信号と一致
していると、−次クロック源に障害があり、従ってＴ。
Ｄスレーブ２２は二次クロック源に切替えなければなら
ない０両クロック源からの基準周波数信号は一致してい
るが、スレーブのクロックとは異なっている場合、後者
に障害が発生したものとみなして、プロセッサ２４に同
期例外を知らせなければならない。
ＴＯＤスレーブ２２は、自身のＴＯＤ値の完全性及び整
合を損うことなく、−次クロック源及び二次クロック源
を交互に切替えることができる。
必要であれば、切替え時に位相同期ループ６６中の発振
器の位相整合を行うようにしてもよい。これはスレーブ
のＴＯＤ値を乱すことなく実行できる。ＴＯＤクロック
ｓ１２　ａ及び１２ｂの両方が正しく動作していると、
ＴＯＤスレーブ２２はどちらを一部クロック源として選
択してもよい。−旦選択すると、ＴＯＤスレーブ２２は
、例えば故障に対するサービスを受けて回復した後、常
にその一部クロック源の方に戻れる。一方のクロック源
から他方のクロック源への切替えが容易にできるために
は、それらの間のスキューが相対的に及び基準周波数信
号の同期に比べて小さいことが必要である。
前述のように、監視機構７０は、ＴＯＤクロック源１２
ａ及び１２ｂからの基準周波数信号における障害を検出
するのに必要である。そのような検出のための回路は、
例えばＴＯＤクロック源用の電力に応答する簡単なモニ
タで実現できる。従って、電力障害或いは電源故障によ
り、関連するＴＯＤクロック源からの基準周波数信号の
伝送を禁止するようにしてもよい、クロック源にある発
振器の全体的故障が生じた場合も同様である。同期信号
間における不適正な基準サイクル数のような他の障害も
容易に検出できる。２重系システムでは数多くの障害や
故障が検出されても、それらは一般に許容可能であるが
、検出できない欠陥もある。例えば、発振周波数が殆ど
正しいか、又は２つのＴＯＤクロック源１２ａ及び１２
ｂが互いにロックしている場合、そのような状態は実際
にシステム同期障害を引起こし得るにもかかわらず、Ｔ
ＯＤスレーブ受信回路で容易に診断することはできない
。これらの検出不能障害は、例えばＴ。
Ｄクロック源の発振器回路や位相同期ループにおけるコ
ンポーネント故障によって引起こされる。
これらもシステム内の同期を失わせる原因になり得る。
その検出の困難性にもかかわらず、本２重系システムが
カバーする障害は大部分のアプリケーションにとって受
入れることができるものである。
完全に２重のシステムにおける固有の検出及び障害分離
の問題を解決するためには、周波数に関する追加の標準
を必要とする。理論的には、３ｆ±１個の周波数源があ
ればすべての単一障害点を許容できる。そのためには、
４重系のシステムが要求される。都合のよいことに、上
述のカバーされない障害モードを救済し且つこれまで説
明してきた２重系システムと互換性のある４重系システ
ムを構成することは可能である。その構成は２つの部分
に区分されて実装され、２重区画４重アーキテクチャを
生成する。その−例を第５図に示す。
第５図の構成は４つのＴＯＤクロック源７６ａ１７６ｂ
、７６ｃ及び７６ｄを含んでおり、これらは実質的には
第２図のＴＯＤクロック源１２ａ又は１２ｂと同じであ
る。各ＴＯＤクロック源は位相同期ループ（ＰＬＬ　）
を有しており、そこからそれぞれの基準信号ａ、ｂ、ｃ
及びｄを他の３つのクロック源へ送る。各ＴＯＤクロッ
ク源は、受取った３つの基準信号のうちの１つを例えば
多数決論理で選択し、その基準信号に対して位相同期を
試みる。このようなシステムは如何なる単一障害点の影
響も受けない。２重系システムと同様に、１対の基準信
号７８及び８０をＴＯＤスレーブ２２へ送るのに４つの
ＴＯＤクロック源７６ａ〜７６ｄのうちの任意の２つを
使用することができる。
前述の２重系システムとの互換性のため、ＴＯＤクロッ
ク源７６ｃ及び７６ｄを一部クロック源及び二次クロッ
ク源として選択してもよい。ＴＯＤクロック源内部の比
較回路は、送信クロック源による位相同期の喪失を容易
に検出して障害表示を与えることができる。この障害表
示はＴＯＤスレーブ２２の受信器６０で容易に検出され
る。その結果、ＴＯＤスレーブ２２は迅速に二次クツロ
ク源への切替えを行い、それにより位相同期を維持する
。第１図の完全２重構造における「殆んど正しい周波数
」の障害モードの排除を除くと、第５図の４重アーキテ
クチャは２重系構造と同様の動作特性を持っている。
２重系及び４重系の実施例は、日差約１秒の正確な同期
されたＴＯＤクロックを生成した。多くの場合、この程
度の正確さで十分である。しかし、実時間へのより良い
適合性が望まれる、或いは要求されるアプリケーション
もある。本発明は、Ｔ０Ｄクロツク源で周波数ステアリ
ングを用いることによって正確さを上げる。第６図は、
２重構成又は４重構成のＴＯＤクロック源８２の周波数
ステアリング機構を示している。
第６図を第２図と比較してみると、幾つかの要素が追加
されていることがわかる。フィルタ４０とＶＣ０２８の
間には合計回路８４が設けられている。合計回路８４の
出力は！８６を介して■Ｃ０２８に印加され、その出力
周波数を制御する。
ＴＯＤクロック値はＴＯＤカウンタ２６に記憶される。
精密基準時間機構８８が利用される。Ｔ。
Ｄカウンタ２６及び精密基準時間機構８８からの信号は
トリミング補正計算回路９０へ供給され、そこで比較さ
れる。両信号の周波数に差があると、回′Ｎｒ９０は線
９２にステアリング信号を発生する。
この信号は許可フィルタ９４に印加される。許可フィル
タ９４の機能は、ステアリング信号によって与えられる
トリミング調整量を制限することにある。これが大きく
なり過ぎると、システムの同期化されたコンポーネント
間の位相同期が失われてしまう。許可フィルタ９４の出
力は、合計回路８４でフィルタ４０からの処理された誤
差信号に加算される。ステアリング信号の性質に応じて
、すなわち基準周波数時間が速いか遅いかに応じて、合
計回路８４の出力はＶＣ０２８の出力周波数を増減する
。ＴＯＤクロック源８２の残りの要素は、第２図中の同
じ参照番号を付された要素と同様に機能する。
第６図の周波数ステアリング方式では、同期の保全性が
ＴＯＤクロックの正確性から切り離される。ＴＯＤクロ
ック源８２の同期は、実時間からそれ程はずれることな
く長期間にわたって適正に維持できるので、ステアリン
グ機構を常時働かせておく必要はない。従って、精密基
準時間機構８８も連続使用が可能でなくてもよい。例え
ば、ＷＷ■のような電波ベースの周波数標準を間欠的に
使用することができる。或いは、精密基準時間機構８８
は、ずれが目立つ時に手動で補正できる固定周波数発振
器でもよい。
以上、本発明の良好な実施例について説明してきたが、
ここで注意すべきことは、基準周波数の値が符号器／送
信器及び復号器／受信器の論理並びに基準信号用の配線
に大きな影響を及ぼすことである。例えば、同期をとる
ために１マイクロ秒よりも短いスキューが要求されるの
であれば、適切な基準周波数は約１０〜１００ＫＨｚで
ある。このような低周波数向きの配線は、星形接続の場
合はより線が適しており、またパス接続の場合は同軸ケ
ーブル又は平衡型ケーブルを使用できる。−方、スキュ
ーが１マイクロ秒よりも短かければ、ケーブル伝播遅延
が重要になるので、ケーブルの長さをより慎重に選ぶ必
要がある。１０〜２０マイクロ秒のスキューが許される
アプリケーションの場合は、基準周波数は１ＫＨｚ以下
でよく、配線もより線対で十分であって、その長さもそ
れ根気にする必要はない。
Ｆ１発明の効果 本発明によれば、ＭＰシステムの個々のクロックを経済
的且つ効率的に同期させるためのフオールト・トレラン
ト・ハードウェアが提供される。
【図面の簡単な説明】
第１図は本発明の１実施例を示すブロック図。 第２図は第１図の実施例におけるＴＯＤクロック源の構
成を示すブロック図。 第３図はＴＯＤスレーブの受信器の構成を示すブロック
図。 第４図は２つのクロック源で発生された基準周波信号の
関係を示すパルス波形図。 第５図は本発明の他の実施例を示すブロック図。 第６図は周波数ステアリング機構の構成を示すブロック
図。 −ＩＱ、ｉ−

Claims (1)

    【特許請求の範囲】
  1. （１）多重プロセッサ・システムにおいて下記の構成要
    件（イ）乃至（ホ）をそれぞれ具備する複数のＴＯＤク
    ロック源を設けたことを特徴とするフオールト・トレラ
    ント同期システム。 （イ）所定周波数の内部クロック信号を発生するクロッ
    ク発生手段。 （ロ）複数のビットを有し、前記内部クロック信号に応
    答して前記所定周波数の速さで増分され、ＴＯＤクロッ
    ク値を表わすデータを保持し、所定ビットの切替えが同
    期点信号を与えるカウント手段。 （ハ）前記内部クロック信号を分周して前記所定周波数
    よりも低い周波数の基準信号を供給する分周手段。 （ニ）前記分周手段及び前記カウント手段に接続され、
    前記基準信号を搬送波として用いて前記同期点信号及び
    前記ＴＯＤクロック値を含む情報を他のＴＯＤクロック
    源へ送信する送信手段。 （ホ）他のＴＯＤクロック源からの前記基準信号及び前
    記情報を受信する受信手段。
JP1229476A 1988-10-25 1989-09-06 フオールト・トレラント同期システム Expired - Lifetime JPH0797328B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26241688A 1988-10-25 1988-10-25
US262416 1988-10-25

Publications (2)

Publication Number Publication Date
JPH02128232A true JPH02128232A (ja) 1990-05-16
JPH0797328B2 JPH0797328B2 (ja) 1995-10-18

Family

ID=22997411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1229476A Expired - Lifetime JPH0797328B2 (ja) 1988-10-25 1989-09-06 フオールト・トレラント同期システム

Country Status (4)

Country Link
US (1) US5146585A (ja)
EP (1) EP0365819B1 (ja)
JP (1) JPH0797328B2 (ja)
DE (1) DE68923845T2 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering
US5504878A (en) * 1991-02-04 1996-04-02 International Business Machines Corporation Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character
US5636373A (en) * 1991-09-04 1997-06-03 International Business Machines Corporation System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition
US5544180A (en) * 1992-06-08 1996-08-06 Qlogic Corporation Error-tolerant byte synchronization recovery scheme
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
US5347227A (en) * 1992-12-10 1994-09-13 At&T Bell Laboratories Clock phase adjustment between duplicated clock circuits
US5751955A (en) * 1992-12-17 1998-05-12 Tandem Computers Incorporated Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory
JPH06195147A (ja) * 1992-12-23 1994-07-15 Fujitsu Ltd クロック制御装置
US5509035A (en) * 1993-04-14 1996-04-16 Qualcomm Incorporated Mobile station operating in an analog mode and for subsequent handoff to another system
US5870427A (en) * 1993-04-14 1999-02-09 Qualcomm Incorporated Method for multi-mode handoff using preliminary time alignment of a mobile station operating in analog mode
SE501156C2 (sv) * 1993-04-21 1994-11-28 Ellemtel Utvecklings Ab Referenssignal sammansatt av klocksignal och synkroniseringssignal, anordning och förfarande för synkronisering m.h.a. referenssignal
US5600822A (en) * 1994-04-05 1997-02-04 International Business Machines Corporation Resource allocation synchronization in a parallel processing system
US5450458A (en) * 1994-08-05 1995-09-12 International Business Machines Corporation Method and apparatus for phase-aligned multiple frequency synthesizer with synchronization window decoder
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
US5758132A (en) * 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
US5742907A (en) * 1995-07-19 1998-04-21 Ericsson Inc. Automatic clear voice and land-line backup alignment for simulcast system
US5887146A (en) * 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
SE504920C2 (sv) 1995-09-29 1997-05-26 Ericsson Telefon Ab L M Förfarande och system för redundant klockdistribution till telekommunikationsutrustningar i vilka byte av vald klocksignal bland de inkommande klocksignalerna ständigt sker
SE506739C2 (sv) 1995-09-29 1998-02-09 Ericsson Telefon Ab L M Drift och underhåll av klockdistributionsnät med redundans
US5809540A (en) * 1995-12-04 1998-09-15 Unisys Corporation Processor command for prompting a storage controller to write a day clock value to specified memory location
US5617375A (en) * 1995-12-04 1997-04-01 Unisys Corporation Dayclock carry and compare tree
US5631933A (en) * 1996-02-21 1997-05-20 Hewlett-Packard Company Phase-locked digital synthesizers
GB2311881B (en) * 1996-04-03 2000-03-29 Ind Control Services Technolog Fault tolerant data processing systems
US6141769A (en) * 1996-05-16 2000-10-31 Resilience Corporation Triple modular redundant computer system and associated method
US5903543A (en) * 1996-05-21 1999-05-11 Samsung Electronics Co., Ltd. Apparatus and method of preventing cell data loss during clock switching
US5875320A (en) * 1997-03-24 1999-02-23 International Business Machines Corporation System and method for synchronizing plural processor clocks in a multiprocessor system
US6003091A (en) * 1997-04-08 1999-12-14 International Business Machines Corporation Verifying a time-of-day counter
US5925107A (en) * 1997-04-08 1999-07-20 International Business Machines Corporation Verifying a time-of-day counter
KR100237545B1 (ko) * 1997-06-24 2000-01-15 김영환 시디엠에이 시스템의 이중화 시간/주파수 발생장치
US6163550A (en) * 1997-11-17 2000-12-19 Qlogic Corporation State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses
US6055285A (en) * 1997-11-17 2000-04-25 Qlogic Corporation Synchronization circuit for transferring pointer between two asynchronous circuits
JPH11346145A (ja) * 1998-05-29 1999-12-14 Nec Corp 多相クロック生成回路及び方法
US6223228B1 (en) * 1998-09-17 2001-04-24 Bull Hn Information Systems Inc. Apparatus for synchronizing multiple processors in a data processing system
US6121816A (en) * 1999-04-23 2000-09-19 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
US7350116B1 (en) 1999-06-08 2008-03-25 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US6631483B1 (en) * 1999-06-08 2003-10-07 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US6801951B1 (en) 1999-10-08 2004-10-05 Honeywell International Inc. System and method for fault-tolerant clock synchronization using interactive convergence
DE10023166A1 (de) * 2000-05-11 2001-11-15 Alcatel Sa Mehrrechner-System
US7571359B2 (en) * 2000-07-31 2009-08-04 Massachusetts Institute Of Technology Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals
US6760764B1 (en) * 2000-08-09 2004-07-06 Alcatel Canada Inc. Real time stamp distribution
US6711693B1 (en) * 2000-08-31 2004-03-23 Hewlett-Packard Development Company, L.P. Method for synchronizing plurality of time of year clocks in partitioned plurality of processors where each partition having a microprocessor configured as a multiprocessor backplane manager
US7324857B2 (en) * 2002-04-19 2008-01-29 Gateway Inc. Method to synchronize playback of multicast audio streams on a local network
US7333519B2 (en) * 2002-04-23 2008-02-19 Gateway Inc. Method of manually fine tuning audio synchronization of a home network
US7392102B2 (en) * 2002-04-23 2008-06-24 Gateway Inc. Method of synchronizing the playback of a digital audio broadcast using an audio waveform sample
US7209795B2 (en) 2002-04-23 2007-04-24 Gateway Inc. Method of synchronizing the playback of a digital audio broadcast by inserting a control track pulse
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US7007114B1 (en) 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7219182B2 (en) 2003-03-10 2007-05-15 Marvell International Ltd. Method and system for using an external bus controller in embedded disk controllers
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7848361B2 (en) * 2003-05-20 2010-12-07 Nxp B.V. Time-triggered communication system and method for the synchronization of a dual-channel network
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
US8014378B1 (en) 2003-10-23 2011-09-06 Itt Manufacturing Enterprise, Inc. Method and apparatus for automatic control of time-of-day synchronization and merging of networks
US7716512B1 (en) * 2004-01-09 2010-05-11 Conexant Systems, Inc. Real time clock content validation
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US20060020852A1 (en) * 2004-03-30 2006-01-26 Bernick David L Method and system of servicing asynchronous interrupts in multiple processors executing a user program
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US8032674B2 (en) 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US8230252B2 (en) * 2004-07-20 2012-07-24 Hewlett-Packard Development Company, L.P. Time of day response
US7308605B2 (en) * 2004-07-20 2007-12-11 Hewlett-Packard Development Company, L.P. Latent error detection
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7330488B2 (en) * 2004-12-17 2008-02-12 International Business Machines Corporation System, method, and article of manufacture for synchronizing time of day clocks on first and second computers
US7487377B2 (en) * 2005-02-09 2009-02-03 International Business Machines Corporation Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer
FR2882207B1 (fr) * 2005-02-15 2007-04-27 Alcatel Sa Dispositif de synchronisation a redondance de signaux d'horloge, pour un equipement d'un reseau de transport synchrone
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
US7721133B2 (en) * 2006-04-27 2010-05-18 Hewlett-Packard Development Company, L.P. Systems and methods of synchronizing reference frequencies
DE102006048379B4 (de) * 2006-10-12 2008-11-06 Infineon Technologies Ag Verfahren zur Durchsatzsteuerung einer elektronischen Schaltung sowie entsprechende Durchsatzsteuerung und zugehörige Halbleiterschaltung
US8462907B2 (en) * 2009-11-10 2013-06-11 Futurewei Technologies, Inc. Method and apparatus to reduce wander for network timing reference distribution
EP2774336B1 (en) * 2011-11-04 2020-01-08 NXP USA, Inc. Real-time distributed network module, real-time distributed network and method therefor
US9319029B1 (en) * 2015-06-19 2016-04-19 Clover Network, Inc. System and method for automatic filter tuning
US10778360B1 (en) 2018-12-06 2020-09-15 Xilinx, Inc. High accuracy timestamp support
CN110690894B (zh) * 2019-09-20 2023-05-12 上海励驰半导体有限公司 一种时钟失效安全保护方法及电路
CN113534887B (zh) * 2021-05-25 2024-06-14 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备
CN113767340A (zh) * 2021-08-02 2021-12-07 华为技术有限公司 控制装置、电子控制系统及车辆
US11940836B2 (en) 2022-03-31 2024-03-26 International Business Machines Corporation Dual chip clock synchronization
CN115774639B (zh) * 2022-12-16 2025-08-29 苏州浪潮智能科技有限公司 一种时钟功能测试方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518343U (ja) * 1974-07-04 1976-01-21
JPS5934793A (ja) * 1982-07-26 1984-02-25 ジ−メンス・アクチエンゲゼルシヤフト 通信装置用回路装置
JPS59125192A (ja) * 1983-01-04 1984-07-19 Nec Corp 分散制御型電子交換機におけるクロツク供給回路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE347826B (ja) * 1970-11-20 1972-08-14 Ericsson Telefon Ab L M
US3932847A (en) * 1973-11-06 1976-01-13 International Business Machines Corporation Time-of-day clock synchronization among multiple processing units
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
US4063078A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Clock generation network for level sensitive logic system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
NL7707260A (nl) * 1977-06-30 1979-01-03 Bell Telephone Mfg Moederklokinrichting.
US4239982A (en) * 1978-06-14 1980-12-16 The Charles Stark Draper Laboratory, Inc. Fault-tolerant clock system
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US4405899A (en) * 1979-03-01 1983-09-20 Motorola, Inc. High pass filter and method of making same
US4282493A (en) * 1979-07-02 1981-08-04 Motorola, Inc. Redundant clock signal generating circuitry
US4413318A (en) * 1980-11-20 1983-11-01 International Business Machines Corporation Use of nodes to uniquely identify processes
US4503490A (en) * 1981-06-10 1985-03-05 At&T Bell Laboratories Distributed timing system
US4388688A (en) * 1981-11-10 1983-06-14 International Business Machines Corp. Shared TOD clock modification bit
US4412342A (en) * 1981-12-18 1983-10-25 Gte Automatic Electric Labs Inc. Clock synchronization system
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4497022A (en) * 1982-10-19 1985-01-29 International Business Machines Corporation Method and apparatus for measurements of channel operation
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock
US4577272A (en) * 1983-06-27 1986-03-18 E-Systems, Inc. Fault tolerant and load sharing processing system
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4554659A (en) * 1983-12-12 1985-11-19 At&T Bell Laboratories Data communication network
US4569017A (en) * 1983-12-22 1986-02-04 Gte Automatic Electric Incorporated Duplex central processing unit synchronization circuit
US4575848A (en) * 1984-02-01 1986-03-11 Westinghouse Electric Corp. Methods and apparatus for correcting a software clock from an accurate clock
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4780892A (en) * 1984-10-05 1988-10-25 Willi Studer Ag Scanning frequency synchronization method and apparatus
US4709347A (en) * 1984-12-17 1987-11-24 Honeywell Inc. Method and apparatus for synchronizing the timing subsystems of the physical modules of a local area network
US4667328A (en) * 1985-04-29 1987-05-19 Mieczyslaw Mirowski Clocking circuit with back-up clock source
US4803708A (en) * 1986-09-11 1989-02-07 Nec Corporation Time-of-day coincidence system
US5041966A (en) * 1987-10-06 1991-08-20 Nec Corporation Partially distributed method for clock synchronization
US4864574A (en) * 1988-02-04 1989-09-05 Rockwell International Corporation Injection lock clock detection apparatus
US4839907A (en) * 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518343U (ja) * 1974-07-04 1976-01-21
JPS5934793A (ja) * 1982-07-26 1984-02-25 ジ−メンス・アクチエンゲゼルシヤフト 通信装置用回路装置
JPS59125192A (ja) * 1983-01-04 1984-07-19 Nec Corp 分散制御型電子交換機におけるクロツク供給回路

Also Published As

Publication number Publication date
US5146585A (en) 1992-09-08
DE68923845T2 (de) 1996-05-02
EP0365819B1 (en) 1995-08-16
EP0365819A2 (en) 1990-05-02
EP0365819A3 (en) 1991-09-18
JPH0797328B2 (ja) 1995-10-18
DE68923845D1 (de) 1995-09-21

Similar Documents

Publication Publication Date Title
JPH02128232A (ja) フオールト・トレラント同期システム
JP2859179B2 (ja) 装置内システムクロック供給方式
JPH022722A (ja) クロツクホールドオーバー回路
JPH0545973B2 (ja)
US4574377A (en) Synchronization method and apparatus in redundant time-division-multiple-access communication equipment
CA2125450C (en) Method and apparatus for switching of duplexed clock system
JPS6348928A (ja) 網同期用クロツク制御方式
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
JPH01164142A (ja) クロック同期方式
KR19990003116A (ko) 시디엠에이(cdma)시스템의 이중화 시간/주파수 발생장치
Machnikowski et al. Challenges with linuxptp on Telco RAN deployments
JP3253514B2 (ja) Ｐｌｌ回路におけるクロック生成回路
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
KR200242921Y1 (ko) 시스템클럭이중화장치
JP2725530B2 (ja) クロック供給方式
JPH04352535A (ja) ループ式伝送路制御方式
JP2001326627A (ja) 同期源信号切替回路
JP3160904B2 (ja) 位相同期発振回路装置
JPH10206570A (ja) 時刻同期システム
JP2000013366A (ja) クロック切替回路
JPH05344108A (ja) クロック供給方式
JPH087602B2 (ja) 多重化制御装置
JPH03272234A (ja) 従属同期方式
JPH0347615B2 (ja)