JPH0212833A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
上に、多結晶半導体層及び金属膜より成る第１の電極と
、高融点金属と金属膜より成る第２の電極を有する半導
体装置の製造方法に関する。

〔従来の技術〕

近年における半導体集積回路装置は、高速化。

高性能化を図るために、種々の素子を同一の半導体基板
内に形成している。

例えば、ＴＴＬ回路、を用する半導体装置では、ＮＰＮ
）ランジスタ、ＰＮＰトランジスタの他に、回路のスイ
ッチング時間を速くするために、第３図に示すようにバ
イポーラトランジスタに接続されるショットキーバリア
ダイオード（以後ＳＢＤと略す）を一体的に形成してい
る。

第４図（ａ）乃至第４図（ｅ）は、この種の半導体装置
を製造工程順に示す断面図である。

即ち、第４図（ａ）のように、Ｐ型半導体基板１上の素
子領域に、ｎ型埋込層２を形成し、その周辺にｐ型埋込
層３を形成し、全面にｎ型エピタキシャル層４を形成す
る。そして、選択酸化技術を用いて、ｐ型埋込層３に達
するシリコン酸化膜から成るフィールド絶縁膜５を形成
する。また、素子領域のエピタキシャル層表面上に１０
００〜３０００人程度の酸化シリ形成膜６を第１の絶縁
膜として形成する。

次に、第４図（ｂ）のように、前記酸化シリコン膜６を
介してｐ型不純物原子を選択的にイオン注入してベース
層７を形成し、更にベース開孔部を形成する領域に高濃
度のｐ型不純物原子をイオン注入する。そして、前記酸
化シリコン膜６に選択的に開孔してコレクタ及びエミッ
タの開孔部を形成し、エピタキシャル層４の表面を露出
させる。

更に、前記エミッタ及びコレクタ開孔部を含む全面に多
結晶半導体層９を形成し、この多結晶半導体層９からｎ
型不純物を添加してエミッタ１０を形成する。

次に、第４図（Ｃ）のように、ベース及びＳＢＤ領域と
それらの周囲の多結晶半導体層９を選択的に除去し、続
いて多結晶半導体層９の表面を覆うように１０００〜２
０００人程度の気相成長形成シリコン膜１２を第２の絶
縁膜として形成する。

その後、第４図（ｄ）のように、気相成長酸化シリコン
膜１２及び酸化シリコン膜６を選択的に除去してベース
及びＳＢＤ開孔部を形成する。そして、白金等の高融点
金属を被着した後、熱処理をしてベース及びＳＢＤ開孔
部のエピタキシャル層表面部のみに白金とシリコンのシ
リサイド合金膜１３を形成する。これにより、シリサイ
ド合金膜１３とｎ型エピタキシャル層４の接合部にＳＢ
Ｄが構成され、シリサイド合金膜１３を介してベースＮ
７に接続される。次いで、前記ベース及びＳＢＤ開孔部
にバリア金属膜１４を選択的に形成する。

その後、第４図（ｅ）のように、気相成長酸化シリコン
膜１２を選択的に除去した上で半導体基板１の全面に低
導電率の金属膜、例えばアルミニウム１５を被着し、こ
の金属膜１５及び前記多結晶半導体Ｎ９を同時に選択エ
ツチングする。これにより、コレクタ及びエミッタ開孔
部には多結晶半導体層９及びアルミニウム１５から成る
第１の電極構造が形成され、ベース及びＳＢＤ開孔部は
バリア金属膜１４とアルミニウム１５から成る第２の電
極構造が形成され、これら２種の電極構造を有する半導
体装置が完成される。

［発明が解決しようとする課題］ 上述した従来の半導体装置の製造方法では、ベース及び
ＳＢＤ開孔部を形成するに際しては、多結晶半導体層９
を形成した後にベース及びＳＢＤ開孔部となる領域の多
結晶半導体層９を除去する第１の工程と、多結晶半導体
層９を含む全面に第２の絶縁膜１２を形成した後に、こ
の第２の絶縁ｖ、１２と第１の絶縁膜６を除去する第２
の工程とを必要としている。このため、半導体装置の製
造工程数が多（なり、製造が煩雑になるとともに製造コ
ストも高くなるという問題があった。

また、第４図（ｄ）の工程ではベース、ＳＢＤ開孔部及
びその周囲にバリア金属１４を選択的に形成しているが
、このとき多結晶半導体層９上の第２の絶縁膜１２は例
えば弗酸を用いてエツチングを行っている。そして、こ
の場合に第２の絶縁膜を完全に除去するためには、１分
〜２分オーバーエツチングする必要があり、このときに
多結晶半導体Ｎ９で覆われてない領域、つまりベース及
びＳＢＤ開孔部周囲の第２の絶縁膜１２も同時に除去さ
れてしまうことがある。

これにより、第５図（ａ）に示すように、へ−ス及びＳ
ＢＤ開孔部の周囲の部分１６で半導体基板１のシリコン
面が露出してしまうことがある。

したがって、このような状態で全面にアルミニウム被着
後、選択エツチングしてコレクタ、エミッタ、ベース及
びＳＢＤの電極を形成する工程を行うと、第５図（ｂ）
に示すように、アルミニウム１５が部分１６でシリコン
面に接続され、ベースとコレクタ間が短絡してしまう。

このため、半導体装置の歩留り低下を招くとともに、信
頼性が低下されるという問題が生じる。

本発明は上述した工程の簡略化を図るとともに、アルミ
ニウム電極における短絡を防止することが可能な半導体
装置の製造方法を提供することを目的としている。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板上を覆う
第１の絶縁膜に第１の電極を形成するための第１の開孔
部を形成する工程と、この第１の開孔部を含む半導体基
板上全面に多結晶半導体層と第２の絶縁膜を順次堆積す
る工程と、これら第２の絶縁膜、多結晶半導体層及び前
記第１の絶縁膜を第１の開孔部と異なる領域において順
次選択エツチングして第２の電極を形成するための第２
の開孔部を形成する工程と、前記第２の開孔部内の半導
体基板表面上にシリサイド合金膜を形成する工程と、前
記第２の開孔部を覆うようにバリア金属膜を選択的に形
成する工程と、このバリア金属膜をマスクにして前記多
結晶半導体層上の第２の絶縁膜を除去する工程と、全面
に金属膜を被着し、これを前記第１の開孔部及び第２の
開孔部に残すように前記多結晶半導体層とともに選択的
にエツチングする工程とを含んでいる。

［作用］ 上述した方法では、第２の開孔部を開孔するに際しては
、第２の絶縁膜、多結晶半導体層及び第１の絶縁膜を同
時に１の工程でエツチングすればよい。また、第２の絶
縁膜のエツチングに際しては、第１の絶縁膜は多結晶半
導体層及びバリア金属で完全に覆われることになり、第
２の絶縁膜のエツチング時間が過多になっても、第１の
絶縁膜がエツチングされることがな（、金属膜を形成し
た際にも短絡が生じることはない。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）乃至第１図（Ｃ）は本発明の第１実施例の
主要工程を示す断面図である。なお、第４図（ｂ）に示
す状態までは、これまでと同様の工程で製造を行ってお
り、その説明は省略する。

第４図（ｂ）の構造まで工程が進められた後、第１図（
ａ）のように、全面に第２の絶縁膜としての気相成長酸
化シリコン膜１２を形成後、フォトリソグラフィ技術を
用いてベース及びＳＢＤの開孔部のフォトレジストパタ
ーンを形成し、これをマスクとした異方性エツチングに
より、第２の絶縁膜１２．多結晶半導体１９．第１の絶
縁膜６を順次エツチングして半導体基板１のシリコン面
を露出させる。

次に、前記フォトレジストパターンを除去した後、第１
図（ｂ）のように、全面に白金等の高融点金属を被着後
、熱処理してベース及びＳＢＤの開孔部に露出している
シリコン面及び多結晶半導体層９の側壁面に夫々シリサ
イド膜１３を形成する。なお、第１及び第２の絶縁膜上
の高融点金属は除去する。更に、ベース及びＳＢＤ開孔
部を含むその周囲にバリア金属１４を選択的に形成する
。

しかる上で、第２の絶縁膜１２をエツチング除去する。

次に、第１図（Ｃ）のように、全面にアルミニウム１５
を被着し、このアルミニウム１５及び多結晶半導体層９
を同時に選択エツチングし、エミッタ、コレクタ、ベー
ス及びＳＢＤの電極を形成する。

したがって、この製造方法では、ベース及びＳＢＤ開孔
部を開孔するに際しては、多結晶半導体層９上に第２の
絶縁膜１２を形成した後に、これら第２の絶縁膜１２．
多結晶半導体層９及び第１の絶縁膜６を同一工程で順次
エツチングすればよく、従来の２工程に対して１工程で
済み、半導体装置の製造工程数を低減し、かつ製造コス
トも低減できる。

また、バリア金属１４の形成後に第２の絶縁膜１２をエ
ツチングしているが、このとき第１の絶縁膜６は多結晶
半導体層９及びバリア金属１４で完全に覆われているた
め、第２の絶縁膜１２をエツチングする際のエツチング
時間が過多になっても、第１の絶縁膜６をエツチングす
ることがなく、アルミニウム１５を形成した際の短絡を
防止して半導体装置の歩留り及び信頼性を改善する。

第２図（ａ）乃至第２図（Ｃ）は本発明の第２実施例の
主要工程の断面図であり、第１実施例と同様に第４図（
ｂ）以下の工程のみを示している。

先ず、第４図（ｂ）の工程の終了後に、第２図（ａ）の
ように、全面に第２の絶縁膜１２を形成し、この上にベ
ース及びＳＢＤ開孔部を形成する為に選択的にフォトレ
ジストパターン１７を形成する。そして、このフォトレ
ジストパターン１７をマスクにした等方性のエツチング
を行い、第２の絶縁膜１２及び多結晶半導体層９をエツ
チングする。このとき、これらはフォ１−レジストパタ
ーン１７の開孔寸法よりも横方向に若干大きくなるよう
にエツチングされる。また、このフォトレジストパター
ン１７を利用して異方性エツチングにより第１の絶縁膜
６をエツチングし、半導体基板１のシリコン面を露出さ
せる。

次に、フォトレジストパターン１７を除去した後、全面
に高融点金属被着後、熱処理してベース及びＳＢＤ開孔
部の露出したシリコン面及び多結晶半導体層の側壁部に
、第２図（ｂ）のようにシリサイド合金膜１３を形成す
る。その後、第１及び第２の絶縁膜上の高融点金属膜は
除去する。

更に、シリサイド合金膜１３を形成したベース及びＳＢ
Ｄ開孔部を含み、かつ多結晶半導体層９に覆われていな
い領域の第１の絶縁膜６を覆うようにバリア金属膜１４
を選択的に形成する。

その後、第２図（Ｃ）のように、第２の絶縁膜１２を除
去し、アルミニウム１５を被着した上でアルミニウム１
５と多結晶半導体層９を同時に選択エツチングして、コ
レクタ、エミッタ、ベース。

及びＳＢＤの電極を形成する。

この第２の実施例においても、ベース及びＳＢＤ開孔部
の開孔を１工程で形成することができ、工数を低減でき
る。また、第２の絶縁膜１２のエツチングに際しても、
第１の絶縁膜６は、多結晶半導体層６及びバリア金属膜
１４で覆われているので第１の絶縁膜６がエツチングさ
れることはない。

［発明の効果］ 以上説明したように本発明は、第２の開孔部を開孔する
に際しては、第２の絶縁膜、多結晶半導体層及び第１の
絶縁膜を同時に１の工程でエツチングすることができる
ので、従来の２工程に比較して工程数を低減でき、半導
体装置の製造を容易にしかつ製造コストを低減できる。

また、第２の絶縁膜のエツチングに際しては、第１の絶
縁膜は多結晶半導体層及びバリア金属で完全に覆われる
ので、第２の絶縁膜のエツチング時間が過多になっても
第１の絶縁膜がエツチングされることはなく、金属膜に
よる短絡を防止して半導体装置の歩留り及び信頼性を太
き（向上することができる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｃ）は本発明の第１実施例の
主要工程を示す断面図、第２図（ａ）乃至第２図（Ｃ）
は本発明の第２実施例の主要工程を示す断面図、第３図
はバイポーラトランジスタとＳＢＤを接続した構成の回
路図、第４図（ａ）乃至第４図（ｅ）は従来の製造方法
の一例を工程順に示す断面図、第５図（ａ）及び第５図
（ｂ）は従来における問題点を説明するための断面図で
ある。 １・・・ｐ型半導体基板、２・・・ｎ型埋込層、３・・
・ｐ型埋込層、４・・・ｎ型エピタキシャル層、５・・
・フィールド絶縁膜、６・・・酸化シリコン膜（第１の
絶縁膜）７・・・ベース層、８・・・高濃度不純物領域
、９・・・多結晶半導体層、１０・・・エミッタ領域、
１１・・・コレクタ領域、１２・・・気相成長酸化シリ
コン膜（第２の絶縁膜）、１３・・・シリサイド合金膜
、１４・・・バリア金属膜、１５・・・アルミニウム、
１６・・・半導体基板の露出シリコン面、１７・・・フ
ォトレジストパターン。 ７Ａ′−７層 第２ 図 弔 図 第４ 図 第４ 図

Claims (1)

【特許請求の範囲】
1. １、多結晶半導体層及び金属膜より成る第１の電極と、
   高融点金属と金属膜より成る第２の電極を有する半導体
   装置の製造方法において、半導体基板上を覆う第１の絶
   縁膜に第１の電極を形成するための第１の開孔部を形成
   する工程と、この第１の開孔部を含む半導体基板上全面
   に多結晶半導体層と第２の絶縁膜を順次堆積する工程と
   、これら第２の絶縁膜、多結晶半導体層及び前記第１の
   絶縁膜を第１の開孔部と異なる領域において順次選択エ
   ッチングして第２の電極を形成するための第２の開孔部
   を形成する工程と、前記第２の開孔部内の半導体基板表
   面上にシリサイド合金膜を形成する工程と、前記第２の
   開孔部を覆うようにバリア金属膜を選択的に形成する工
   程と、このバリア金属膜をマスクにして前記多結晶半導
   体層上の第２の絶縁膜を除去する工程と、全面に金属膜
   を被着し、これを前記第１の開孔部及び第２の開孔部に
   残すように前記多結晶半導体層とともに選択的にエッチ
   ングする工程とを含むことを特徴とする半導体装置の製
   造方法。