JPH0212847A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0212847A JPH0212847A JP63163242A JP16324288A JPH0212847A JP H0212847 A JPH0212847 A JP H0212847A JP 63163242 A JP63163242 A JP 63163242A JP 16324288 A JP16324288 A JP 16324288A JP H0212847 A JPH0212847 A JP H0212847A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- chip
- pattern
- position detection
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
- H10W72/07523—Active alignment, e.g. using optical alignment using marks or sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、集積回路装置に関し、特に、マウント工程や
ボンディング工程においてＩＣチップの高精度の位置決
めを行うためのＩＣチップの表面レイアウトパターンに
関する。
ボンディング工程においてＩＣチップの高精度の位置決
めを行うためのＩＣチップの表面レイアウトパターンに
関する。
［従来の技術］
ＩＣチップのマウント工程又はボンディング工程等では
、ＩＣチップの高精度の位置決めが必要である。このた
め、従来はＩＣチップ上の特徴あるパターンを基準とし
、画像処理技術によって、ＩＣチップの高精度な位置決
めを行うようにしている。この位置決めの方法を第９図
及び第１０図を用いて説明する。第９図はＩＣチップ１
を示す図である。ＩＣチップ１は、その周縁部にワイヤ
ボンディング用の多数の電極パッド２と、マスクアライ
メントマーク３とを備えている。第１０図は、ボンディ
ングヘッドに取り付けられたカメラによるモニタ画像４
を示す図である。このモニタ画像４には位置決め用のク
ロスライン５と画像記憶の範囲を指定する記憶範囲枠６
とが付加的に表示されている。先ず、作業者はボンディ
ングヘッドをＸ、ｙ方向に移動させながらボンディング
ヘッドに取り付けられたカメラにより映されるモニタ画
像４をみる。そして、モニタ画像４に映しだされたＩＣ
チップ１の拡大画像のうち特徴あるパターンが映しださ
れたら、その特徴あるパターンを記憶範囲枠６の中に入
れる。この特徴あるパターンとしては、通常、ＩＣチッ
プ１の角部に位置する数個の電極パッド２のパターンが
用いられる。
、ＩＣチップの高精度の位置決めが必要である。このた
め、従来はＩＣチップ上の特徴あるパターンを基準とし
、画像処理技術によって、ＩＣチップの高精度な位置決
めを行うようにしている。この位置決めの方法を第９図
及び第１０図を用いて説明する。第９図はＩＣチップ１
を示す図である。ＩＣチップ１は、その周縁部にワイヤ
ボンディング用の多数の電極パッド２と、マスクアライ
メントマーク３とを備えている。第１０図は、ボンディ
ングヘッドに取り付けられたカメラによるモニタ画像４
を示す図である。このモニタ画像４には位置決め用のク
ロスライン５と画像記憶の範囲を指定する記憶範囲枠６
とが付加的に表示されている。先ず、作業者はボンディ
ングヘッドをＸ、ｙ方向に移動させながらボンディング
ヘッドに取り付けられたカメラにより映されるモニタ画
像４をみる。そして、モニタ画像４に映しだされたＩＣ
チップ１の拡大画像のうち特徴あるパターンが映しださ
れたら、その特徴あるパターンを記憶範囲枠６の中に入
れる。この特徴あるパターンとしては、通常、ＩＣチッ
プ１の角部に位置する数個の電極パッド２のパターンが
用いられる。
記憶範囲枠６のパターンは二値化された画像データとし
て図示しない記憶手段にその位置座標デー夕と共に記憶
される。同様の記憶操作をＩＣチップの他の角部の特徴
あるパターンとＩＣパッケージ上の他の２箇所のパター
ンについても行う。各特徴あるパターンの画像データと
その位置座標データとが記憶されたら、ボンディングの
際には、ＩＣパッケージをボンディングすべき位置まで
移動させ、上記記憶されている画像データとのパターン
マツチングによってＩＣチップの位置を決めていく。即
ち、画像パターンと共に記憶されている各パターンの座
標データで示される位置にカメラを移動させ、撮影され
ている画像中から上記記憶しているパターンをパターン
マツチングにより検出する。そして、画像の分解能デー
タとカメラの移動距離とを考慮してＩＣチップの位置検
出用パターンの位置を算出し、この算出されたデータと
、前もって入力しであるＩＣチップ及びＩＣパッケージ
のボンディングステージの座標データとに基いて実際の
ボンディングステージの位置座標を求め、連続的なワイ
ヤボンディングを実施していく。
て図示しない記憶手段にその位置座標デー夕と共に記憶
される。同様の記憶操作をＩＣチップの他の角部の特徴
あるパターンとＩＣパッケージ上の他の２箇所のパター
ンについても行う。各特徴あるパターンの画像データと
その位置座標データとが記憶されたら、ボンディングの
際には、ＩＣパッケージをボンディングすべき位置まで
移動させ、上記記憶されている画像データとのパターン
マツチングによってＩＣチップの位置を決めていく。即
ち、画像パターンと共に記憶されている各パターンの座
標データで示される位置にカメラを移動させ、撮影され
ている画像中から上記記憶しているパターンをパターン
マツチングにより検出する。そして、画像の分解能デー
タとカメラの移動距離とを考慮してＩＣチップの位置検
出用パターンの位置を算出し、この算出されたデータと
、前もって入力しであるＩＣチップ及びＩＣパッケージ
のボンディングステージの座標データとに基いて実際の
ボンディングステージの位置座標を求め、連続的なワイ
ヤボンディングを実施していく。
［発明が解決しようとする課題］
ところで、近時、ＩＣチップの集積度の向上に伴い、Ｉ
Ｃチップの入出力数は増加の一途を辿っている。このた
め、ＩＣチップの電極パッド数も増加傾向にあり、この
結果、電極パッドのサイズの小型化が益々進んでいる。
Ｃチップの入出力数は増加の一途を辿っている。このた
め、ＩＣチップの電極パッド数も増加傾向にあり、この
結果、電極パッドのサイズの小型化が益々進んでいる。
このことはボンディング精度、即ち、ＩＣチップの位置
決め精度のより一層の向上が必要であることを意味して
いる。
決め精度のより一層の向上が必要であることを意味して
いる。
ボンディング精度は、例えば、カメラのレンズ倍率が４
倍、ボンディングステージでの分解能が２．５μｍ／パ
ルスであるとすると、±１２μｍ程度である。このうち
画像認識精度に起因する検出精度が±８μｍ、ボンディ
ングステージ等のメカニカル精度が±８μｍ、ボンディ
ング位置算出における演算誤差が±２μｍであるが、そ
の中でも特に、画像認識精度が大きな要因を占めている
。
倍、ボンディングステージでの分解能が２．５μｍ／パ
ルスであるとすると、±１２μｍ程度である。このうち
画像認識精度に起因する検出精度が±８μｍ、ボンディ
ングステージ等のメカニカル精度が±８μｍ、ボンディ
ング位置算出における演算誤差が±２μｍであるが、そ
の中でも特に、画像認識精度が大きな要因を占めている
。
画像認識精度を向上させるには、カメラのレンズ倍率を
高めることが考えられる。しかしながら、カメラ倍率を
高めると、例えば、第１１図に示すように一つの電極パ
ッド２のみが記憶範囲枠６に一杯に映しだされてしまう
ため、第１０図に示すような特徴あるパターンを捉える
ことができなくなってしまう、これを防止するには、記
憶範囲枠６を拡大するか、ＩＣチップ１上の他の特徴あ
るマーク、例えば、マスクアライメントマーク３や商標
等を使用することが考えられる。
高めることが考えられる。しかしながら、カメラ倍率を
高めると、例えば、第１１図に示すように一つの電極パ
ッド２のみが記憶範囲枠６に一杯に映しだされてしまう
ため、第１０図に示すような特徴あるパターンを捉える
ことができなくなってしまう、これを防止するには、記
憶範囲枠６を拡大するか、ＩＣチップ１上の他の特徴あ
るマーク、例えば、マスクアライメントマーク３や商標
等を使用することが考えられる。
しかしながら、前者の方法は、画像処理時間の増大を招
くという問題点がある。また、後者は、第１２図に示す
ように、マスクアライメントマーク３や商標がもともと
非常に小さいために位置決めのための基準パターンには
適さないという問題点がある。
くという問題点がある。また、後者は、第１２図に示す
ように、マスクアライメントマーク３や商標がもともと
非常に小さいために位置決めのための基準パターンには
適さないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
画像処理時間の増大を招くことなく、しかもマスクアラ
イメント又は商標を使用せずにＩＣチップの高精度な位
置決めを可能にする表面レイアウトパターンを備えた集
積回路装置を提供することを目的とする。
画像処理時間の増大を招くことなく、しかもマスクアラ
イメント又は商標を使用せずにＩＣチップの高精度な位
置決めを可能にする表面レイアウトパターンを備えた集
積回路装置を提供することを目的とする。
［課題を解決するための手段］
本発明に係る集積回路装置は、集積回路チップの少なく
とも２箇所に電極パッドと略同様の大きさで、且つ、電
極パッドと異なる形状の位置検出用のパターンを設けた
ことを特徴とする。
とも２箇所に電極パッドと略同様の大きさで、且つ、電
極パッドと異なる形状の位置検出用のパターンを設けた
ことを特徴とする。
このパターンは、電極パッドとは別個に設けても良いし
、電極パッドそのものでも良いし、電極パッド間を接続
する配線パターン中に形成しても良い。
、電極パッドそのものでも良いし、電極パッド間を接続
する配線パターン中に形成しても良い。
［作用コ
本発明によれば、集積回路チップの少なくとも２箇所に
電極パッドと略同様の大きさで、且つ、電極パッドと異
なる形状の位置検出用のパターンを有しているので、電
極パッドが記憶範囲枠に略−杯に映しだされる程度にカ
メラの倍率を上げた場合でも、位置検出用のパターンは
、それ自体で通常の電極パッドと識別可能であるため、
位置検出の際の誤認を生じさせるようなことはない。こ
のため、本発明によれば、カメラの倍率を増加させるこ
とができることにより、画像処理の精度が向上し、これ
により位置決め精度の向上を図ることができる。
電極パッドと略同様の大きさで、且つ、電極パッドと異
なる形状の位置検出用のパターンを有しているので、電
極パッドが記憶範囲枠に略−杯に映しだされる程度にカ
メラの倍率を上げた場合でも、位置検出用のパターンは
、それ自体で通常の電極パッドと識別可能であるため、
位置検出の際の誤認を生じさせるようなことはない。こ
のため、本発明によれば、カメラの倍率を増加させるこ
とができることにより、画像処理の精度が向上し、これ
により位置決め精度の向上を図ることができる。
［実施例］
以下、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図（ａ）は本発明の第１の実施例に係る集積回路装
置の構成を示す図である。この実施例は電極パッドとは
別個に位置検出用パターンを設けた例である。図におい
てＩＣパッケージ１１の中央部に配置されたＩＣチップ
１２は、その周囲に複数の電極パッド１３を配置すると
共に、図中右上と左下の２箇所に５０乃至５００μｍ程
度の十字型の位置検出用パターン１４を、例えば、Ａ、
Ｒ蒸着、コーティング、メタライズ、エツチング、マー
キング技術等を用いて設けたものとなっている。一方、
ＩＣパッケージ１１にも、ＩＣチップ１２の各電極パッ
ド１３と対向する周縁部に電極パッド１５が配置される
と共に、図中右上と左下の２箇所に上記位置検出用パタ
ーン１４と同様の十字型の位置検出用パターン１６を設
けている。
置の構成を示す図である。この実施例は電極パッドとは
別個に位置検出用パターンを設けた例である。図におい
てＩＣパッケージ１１の中央部に配置されたＩＣチップ
１２は、その周囲に複数の電極パッド１３を配置すると
共に、図中右上と左下の２箇所に５０乃至５００μｍ程
度の十字型の位置検出用パターン１４を、例えば、Ａ、
Ｒ蒸着、コーティング、メタライズ、エツチング、マー
キング技術等を用いて設けたものとなっている。一方、
ＩＣパッケージ１１にも、ＩＣチップ１２の各電極パッ
ド１３と対向する周縁部に電極パッド１５が配置される
と共に、図中右上と左下の２箇所に上記位置検出用パタ
ーン１４と同様の十字型の位置検出用パターン１６を設
けている。
第１図（ｂ）は、ＩＣチップ１２の右上に配置された位
置検出用パターン１４を映しだしたモニタ画面４を示す
図である。図から明らかなように、位置検出用パターン
１４は電極パッド１３と略同様の大きさで、電極パッド
１３とは明確に区別できるように十字形状となっている
。従って、本装置によれば、記憶範囲枠３に電極パッド
１３又は位置検出用パターン１４が一杯に映しだされる
程度にカメラの倍率を上げた場合でも、位置検出用パタ
ーン１４は電極パッド１３と誤認識されることはなく、
高精度の位置検出が可能である。
置検出用パターン１４を映しだしたモニタ画面４を示す
図である。図から明らかなように、位置検出用パターン
１４は電極パッド１３と略同様の大きさで、電極パッド
１３とは明確に区別できるように十字形状となっている
。従って、本装置によれば、記憶範囲枠３に電極パッド
１３又は位置検出用パターン１４が一杯に映しだされる
程度にカメラの倍率を上げた場合でも、位置検出用パタ
ーン１４は電極パッド１３と誤認識されることはなく、
高精度の位置検出が可能である。
第２図（ａ）、（ｂ）に本発明の第２の実施例を示す。
この実施例は、ＩＣチップ２１の電極パッド２２のうち
の図中上下中央部に位置する電極パッド２２ａの四隅を
僅かに切欠して十字型に形成することにより、他の電極
パッド２２ｂと明確に区別し得るようにして、電極パッ
ド２２ａを位置検出用パターンとして用いている。この
構成によれば、電極パッド２２ａを位置検出用パターン
としても使用することができるので、スペース的な余裕
が増すという利点がある。
の図中上下中央部に位置する電極パッド２２ａの四隅を
僅かに切欠して十字型に形成することにより、他の電極
パッド２２ｂと明確に区別し得るようにして、電極パッ
ド２２ａを位置検出用パターンとして用いている。この
構成によれば、電極パッド２２ａを位置検出用パターン
としても使用することができるので、スペース的な余裕
が増すという利点がある。
第３図（ａ）、（ｂ）に本発明の第３の実施例を示す。
この実施例ではＩＣチップ３１の電極パッド３２のうち
、図中右上及び左下に夫々位置する電極パッド３２ａ、
３２ｂを接続する内部配線３３上に、電極パッド３２と
略同じ大きさの十字型の内形パターン３４を形成し、こ
の内形パターン３４を位置検出用パターンとしている。
、図中右上及び左下に夫々位置する電極パッド３２ａ、
３２ｂを接続する内部配線３３上に、電極パッド３２と
略同じ大きさの十字型の内形パターン３４を形成し、こ
の内形パターン３４を位置検出用パターンとしている。
この構成によれば、電極パッド３２の部分のスペース上
の制限は更に緩和される。
の制限は更に緩和される。
第４図（ａ）、（ｂ）に本発明の第４の実施例を示す。
この実施例では、ＩＣチップ４１の電極パッド４２のう
ち、右上及び左下の夫々の電極パッド４２ａ、４２ｂを
接続する内部配線４３そのものを十字型にした例である
。
ち、右上及び左下の夫々の電極パッド４２ａ、４２ｂを
接続する内部配線４３そのものを十字型にした例である
。
これら十字型のパターンサイズについては、カメラ倍率
により変更する必要がある。本発明者等の評価によれば
、カメラ倍率とパターンサイズとの関係は、第５図のよ
うになった。即ち、カメラ倍率の上昇と共に、位置検出
マークの十字型パターンの最適寸法サイズは双曲線的に
小さくなる。
により変更する必要がある。本発明者等の評価によれば
、カメラ倍率とパターンサイズとの関係は、第５図のよ
うになった。即ち、カメラ倍率の上昇と共に、位置検出
マークの十字型パターンの最適寸法サイズは双曲線的に
小さくなる。
第６図（ａ）、（ｂ）に本発明の第５の実施例を示す。
この実施例では、ＩＣチップ５１の電極パッド５２のう
ち、右上及び左下の夫々の電極パッド５２ａ、５２ｂを
接続する内部配線５３に丸型の内形パターン５４を特徴
あるパターンとして形成したものである。
ち、右上及び左下の夫々の電極パッド５２ａ、５２ｂを
接続する内部配線５３に丸型の内形パターン５４を特徴
あるパターンとして形成したものである。
第７図（ａ）、（ｂ）に本発明の第６の実施例を示す。
この実施例では、ＩＣチップ６１の電極パッド６２のう
ち、特に、右上及び左下の電極パッド６２ａの一辺を７
字状に切り欠いた形状とすることにより、この電極パッ
ド６２ａを位置検出用パターンとしたものである。
ち、特に、右上及び左下の電極パッド６２ａの一辺を７
字状に切り欠いた形状とすることにより、この電極パッ
ド６２ａを位置検出用パターンとしたものである。
以上の各実施例について本発明の効果を調べたところ、
第８図（ａ）、（ｂ）に示すように、ズレ不良発生率及
び検出不良発生率をいずれも従来のＩＣチップに比して
大幅に低減させることができた。
第８図（ａ）、（ｂ）に示すように、ズレ不良発生率及
び検出不良発生率をいずれも従来のＩＣチップに比して
大幅に低減させることができた。
なお、上述の実施例はいずれもＩＣチップの位置検出用
パターンについてのものであるが、パッケージの位置検
出用パターンについても、同様の形態を採用することが
できる。また、位置検出用パターンは特に２箇所だけで
なく３箇所以上設けるようにしてもよい。
パターンについてのものであるが、パッケージの位置検
出用パターンについても、同様の形態を採用することが
できる。また、位置検出用パターンは特に２箇所だけで
なく３箇所以上設けるようにしてもよい。
更に、本発明は他のパッケージング工程の装置、例えば
、マウンタやＩＬＢボンダ、ＯＬＢボンダ、フリップチ
ップボンダ等においても適用可能である。この場合でも
高倍率のカメラを使用することができるので、位置検出
精度が向上し、組み立て精度を高めることができる。
、マウンタやＩＬＢボンダ、ＯＬＢボンダ、フリップチ
ップボンダ等においても適用可能である。この場合でも
高倍率のカメラを使用することができるので、位置検出
精度が向上し、組み立て精度を高めることができる。
［発明の効果］
以上説明したように、本発明によれば、ＩＣチップの少
なくとも２箇所に電極パッドと略同様の大きさで、且つ
、電極パッドと異なる形状の位置検出用のパターンを有
しているので、電極パッドが記憶範囲枠に略−杯に映し
だされる程度にカメラの倍率を上げた場合でも、位置検
出用パターンと電極パッドとを識別可能である。このた
め、本発明によれば、カメラの倍率を増加させて画像処
理の精度を向上させることにより位置決め精度の向上を
図ることができる。
なくとも２箇所に電極パッドと略同様の大きさで、且つ
、電極パッドと異なる形状の位置検出用のパターンを有
しているので、電極パッドが記憶範囲枠に略−杯に映し
だされる程度にカメラの倍率を上げた場合でも、位置検
出用パターンと電極パッドとを識別可能である。このた
め、本発明によれば、カメラの倍率を増加させて画像処
理の精度を向上させることにより位置決め精度の向上を
図ることができる。
第１図（ａ）、（ｂ）は本発明の第１の実施例に係る集
積回路装置の夫々平面図と同装置のモニタ画面とを示す
図、第２図（ａ）、（ｂ）は本発明の第２の実施例に係
る集積回路装置の夫々平面図と同装置のモニタ画像とを
示す図、第３図（ａ）、（ｂ）は本発明の第３の実施例
に係る集積回路装置の夫々平面図と同装置のモニタ画面
とを示す図、第４図（ａ）、（ｂ）は本発明の第４の実
施例に係る集積回路装置の夫々平面図と同装置のモニタ
画面とを示す図、第５図（ａ）、（ｂ）は位置検出用パ
ターンとして十字型パターンを用いた場合の夫々カメラ
倍率とＰｃ、 ３ｔＳ［パターンサイズとの関係を示す
グラフ図、第６図（ａ）、（ｂ）は本発明の第５の実施
例に係るＩＣチップの夫々平面図とモニタ画面とを示す
図、第７図（ａ）、（ｂ）は本発明の第６の実施例に係
るＩＣチップの夫々平面図とモニタ画面とを示す図、第
８図（ａ）。 （ｂ）は本発明の効果を示す図、第９図は従来のＩＣチ
ップの平面図、第１０図は従来のＩＣチップの位置検出
方法を説明するための図、第１１図及び第１２図は従来
のＩＣチップの位置検出方法の問題点を説明するための
図である。 １．１２，２１，３１，４１，５１，６１ ： ＩＣチ
ップ、２，１３，２２，３２，４２，５２゜６２；電極
パッド、３；マスクアライメントマーク、４；モニタ画
面、５；クロスライン、６；記憶範囲枠、１１．ＩＣパ
ッケージ、１４，１６゜位置検出パターン、３３，４３
．５３；内部配線、３４．５４；内形パターン
積回路装置の夫々平面図と同装置のモニタ画面とを示す
図、第２図（ａ）、（ｂ）は本発明の第２の実施例に係
る集積回路装置の夫々平面図と同装置のモニタ画像とを
示す図、第３図（ａ）、（ｂ）は本発明の第３の実施例
に係る集積回路装置の夫々平面図と同装置のモニタ画面
とを示す図、第４図（ａ）、（ｂ）は本発明の第４の実
施例に係る集積回路装置の夫々平面図と同装置のモニタ
画面とを示す図、第５図（ａ）、（ｂ）は位置検出用パ
ターンとして十字型パターンを用いた場合の夫々カメラ
倍率とＰｃ、 ３ｔＳ［パターンサイズとの関係を示す
グラフ図、第６図（ａ）、（ｂ）は本発明の第５の実施
例に係るＩＣチップの夫々平面図とモニタ画面とを示す
図、第７図（ａ）、（ｂ）は本発明の第６の実施例に係
るＩＣチップの夫々平面図とモニタ画面とを示す図、第
８図（ａ）。 （ｂ）は本発明の効果を示す図、第９図は従来のＩＣチ
ップの平面図、第１０図は従来のＩＣチップの位置検出
方法を説明するための図、第１１図及び第１２図は従来
のＩＣチップの位置検出方法の問題点を説明するための
図である。 １．１２，２１，３１，４１，５１，６１ ： ＩＣチ
ップ、２，１３，２２，３２，４２，５２゜６２；電極
パッド、３；マスクアライメントマーク、４；モニタ画
面、５；クロスライン、６；記憶範囲枠、１１．ＩＣパ
ッケージ、１４，１６゜位置検出パターン、３３，４３
．５３；内部配線、３４．５４；内形パターン
Claims (1)
- （１）集積回路チップの少なくとも２箇所に電極パッド
と略同様の大きさで、且つ、電極パッドと異なる形状の
位置検出用のパターンを設けたことを特徴とする集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163242A JP2871696B2 (ja) | 1988-06-30 | 1988-06-30 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163242A JP2871696B2 (ja) | 1988-06-30 | 1988-06-30 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212847A true JPH0212847A (ja) | 1990-01-17 |
| JP2871696B2 JP2871696B2 (ja) | 1999-03-17 |
Family
ID=15770051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163242A Expired - Lifetime JP2871696B2 (ja) | 1988-06-30 | 1988-06-30 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871696B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199921A (ja) * | 1997-01-09 | 1998-07-31 | Hitachi Ltd | 位置認識用マーク付半導体装置 |
| JP2000040485A (ja) * | 1991-05-30 | 2000-02-08 | Kla Instr Corp | 電子ビ―ム検査方法 |
| US6204567B1 (en) * | 1990-04-24 | 2001-03-20 | Seiko Epson Corporation | Semiconductor device with circuit cell array and arrangement on a semiconductor chip |
| US8987905B2 (en) | 2012-01-16 | 2015-03-24 | Mitutoyo Corporation | Semiconductor package and method for manufacturing the same |
| USRE45931E1 (en) | 1999-11-29 | 2016-03-15 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575229A (en) * | 1978-12-01 | 1980-06-06 | Mitsubishi Electric Corp | Semiconductor device |
| JPS61174659A (ja) * | 1985-01-29 | 1986-08-06 | Nec Corp | 半導体装置 |
-
1988
- 1988-06-30 JP JP63163242A patent/JP2871696B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575229A (en) * | 1978-12-01 | 1980-06-06 | Mitsubishi Electric Corp | Semiconductor device |
| JPS61174659A (ja) * | 1985-01-29 | 1986-08-06 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204567B1 (en) * | 1990-04-24 | 2001-03-20 | Seiko Epson Corporation | Semiconductor device with circuit cell array and arrangement on a semiconductor chip |
| JP2000040485A (ja) * | 1991-05-30 | 2000-02-08 | Kla Instr Corp | 電子ビ―ム検査方法 |
| JPH10199921A (ja) * | 1997-01-09 | 1998-07-31 | Hitachi Ltd | 位置認識用マーク付半導体装置 |
| USRE45931E1 (en) | 1999-11-29 | 2016-03-15 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US8987905B2 (en) | 2012-01-16 | 2015-03-24 | Mitutoyo Corporation | Semiconductor package and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871696B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6868176B2 (en) | Image processing method and device | |
| US7209583B2 (en) | Bonding method, bonding apparatus and bonding program | |
| JPH0212847A (ja) | 集積回路装置 | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JP2820526B2 (ja) | フリップチップボンディングの位置合わせ方法及び装置 | |
| JP3356406B2 (ja) | 位置ずれ検出装置及びそれを用いた位置決め装置 | |
| US20010010940A1 (en) | Alignment method and semiconductor device | |
| JPH0335108A (ja) | リード位置認識装置 | |
| KR102796478B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JPH07118492B2 (ja) | テープボンディングの位置決め方法 | |
| JPH0834226B2 (ja) | 半導体集積回路装置 | |
| JPS629204A (ja) | プリント基板の位置決め方法 | |
| JPS6412091B2 (ja) | ||
| JP3528366B2 (ja) | 集積回路装置 | |
| KR20240141551A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JP2000138240A (ja) | 位置認識手段の移動装置 | |
| JP2015106657A (ja) | 実装基板及び電子部品実装体 | |
| JP2000201000A (ja) | 回路基板の位置決め方法及び回路基板 | |
| JP3274507B2 (ja) | パッケージの製造方法 | |
| JPS63137500A (ja) | 電子部品実装方法 | |
| JPH04242107A (ja) | 撮像装置の校正方法 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JPH07240431A (ja) | 回路基板の位置合わせマークとその製造方法 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JPH03179758A (ja) | ボンディング用の高精度位置決め方法、及び、同位置決め機構 |