JPH0834226B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0834226B2
JPH0834226B2 JP63318800A JP31880088A JPH0834226B2 JP H0834226 B2 JPH0834226 B2 JP H0834226B2 JP 63318800 A JP63318800 A JP 63318800A JP 31880088 A JP31880088 A JP 31880088A JP H0834226 B2 JPH0834226 B2 JP H0834226B2
Authority
JP
Japan
Prior art keywords
lsi
pattern
position detection
dicing
detection pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63318800A
Other languages
English (en)
Other versions
JPH02163948A (ja
Inventor
睦男 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63318800A priority Critical patent/JPH0834226B2/ja
Publication of JPH02163948A publication Critical patent/JPH02163948A/ja
Publication of JPH0834226B2 publication Critical patent/JPH0834226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置（以下、LSIという）
の表面レイアウトのパターンに関し、特に、ウェハをダ
イシングする工程あるいは特定のLSI用パッケージにLSI
を組み込み該パッケージとLSI間を接続するワイヤボン
ディング工程などにおいて用いられる画像認識用位置検
出用パターンを設けたLSIに関する。
［従来の技術］ 従来、LSIの表面は、第３図に示すような構造をして
いた。すなわち、LSI1は、外周部に設けられている電極
パッド２およびこれに連なる形状的に特徴の乏しい配線
パターン（図示は省略されている）のみであり、位置検
出パターンは形成されていなかった。
［発明が解決しようとする問題点］ 上述した従来のLSIは、画像認識用位置検出パターン
を持っていないので、Siウェハをダイシングするダイシ
ング工程、ダイシング後、個片になったLSIを特定のLSI
用パッケージ内においてワイヤーボンディングするボン
ディング工程あるいは前記個片のLSIをTAB（Tape Autm
ated Bonding）技術によりテープキャリアにボンディ
ングする工程において、作業者の勘に頼った人手による
方法によりLSIの位置検出をした後、前記ダイシングお
よびボンディングを実施していたので、誤検出によっ
て、ダイシング工程でのダイシング不良、ボンディング
工程での位置ずれあるいは同一電極パッドへの二重打ち
等の事故が発生した。さらに、従来のLSIの位置検出は
人手によるものであったので、作業に多大の時間を要
し、また、作業者に疲労をもたらすものであった。
［問題点を解決するための手段］ 本発明によるLSIは、その対角線上のコーナー部に、
外部接続用の電極パッドより大きくこれと区別できる、
そのLSIの回路動作に必要な回路パターンを用いて形成
された画像認識用位置検出パターンを有している。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
第１図（ａ）は、本発明の前提となる参考例を示すチ
ップ平面図であり、第１図（ｂ）は、第１図（ａ）のＡ
部の拡大図である。これらの図に示すようにLSI1の周辺
部に単列に設けられた電極パッド２と、明確に区別がで
きる。さらに、位置検出パターンを設けたことによって
チップ面積の増加を招くことはなく、また位置検出パタ
ーンが電極パッドの形成位置を妨げることがないので、
高密度の半導体集積回路を提供することが可能になる。
また、画像認識用位置検出パターンを電極パッドより大
きく形成したので、画像の誤認識を防止して高い精度の
位置検出が可能になる。パターンの画像認識用位置検出
パターン３を、LSIの対角線上のコーナーに設けてLSIを
製造する。
次に、このLSIが収納されているウェハのダイシング
工程について説明する。作業者は、ダイシング装置のモ
ニター画面を見ながらウェハ上に形成されたLSIの２箇
所に設けられた画像認識用位置検出パターンを、第１図
（ｂ）で１点破線で示す画像認識記憶範囲４の中に入
れ、その画像を画像処理により２値化して、２値化画像
データをその位置データと共にダイシング装置の記憶装
置に記憶させる。
実際にダイシングする時には、ウェハをダイシングす
る位置まで移動させ、ダイシング装置に取り付けたカメ
ラを画像検出位置に移動させる。次に、LSI1の画像を撮
像し、予め記憶させてある２値化画像データを用い撮影
している画像に２値化データ対しパターンマッチング方
法を適用して、検出対象のパターンが画面内のどの位置
にあるかを検出する。この検出位置とカメラの移動距離
からLSI1の位置検出パターン３の位置を算出しその位置
データをダイシング装置の記憶装置に格納する。同様に
他のコーナーの位置検出パターンの位置を求め、さら
に、その位置とダイシング装置のダイサーとの位置関係
を算出して記憶する。
このようにして得られたLSIとダイサーとの位置デー
タと、予め入力されているLSI1のｘ軸とｙ軸方向の長さ
のデータにより、連続してダイシングを行う。
次に、第２図を参照して、本発明の一実施例について
説明する。第２図は、本実施例によるLSI1をパッケージ
５内に組み込んだ状態を示す平面図である。この実施例
では位置検出パターン３が、配線パターンの一部を用い
て形成されている。即ち、位置検出パターン３は、第１
層配線3aと第２層配線3bとによって構成され、LSI1の対
角線上の２つのコーナーに点対称のパターンをもって形
成されている。
この装置に対するワイヤボンディングは、次のように
行われる。ここで、LSI1の画像認識記憶範囲４内の２値
化データは、ボンディング装置の記憶装置内に予め格納
されているものとする。LSI1がマウントされたパッケー
ジ５をボンディング位置まで移動させ、カメラを画像検
出位置に移動させる。次に、LSIの画像を撮影し、その
２値化データと予め記憶されている２値化画像データと
比較して、パターンマッチング方法により、検出対象の
パターンが画面内のどの位置にあるかを検出する。この
データとカメラの移動距離とにより、LSI1の位置検出パ
ターン３の位置を算出してこれを位置データとして記憶
装置に格納する。同様に、対角線上の他のコーナーにあ
る位置検出パターンについてもその位置を検出して記憶
しておく。次に、パッケージ５上に形成された、対角線
上の２つのコーナーに形成された位置検出パターン７に
ついても同様の処理を行い、その位置データを記憶装置
に格納する。そして、予め入力してあるLSI1上の位置検
出パターン３と電極パッドとの位置関係を示す座標デー
タおよびパッケージ５上の位置検出パターン７と端子６
との位置関係を示す座標データにより、実際のボンディ
ング位置を算出してワイヤボンディングを行う。
この実施例では、位置検出パターンを配線パターンの
一部を用いて形成するものであるため、チップ上の面積
を有効に使用することができる。また、電極パッド形成
位置を妨げることなく十分の大きさのパターンを形成す
ることができる。
［発明の効果］ 以上説明したように本発明は、LSIの対角線上のコー
ナー部に、外部接続用の電極パッドより大きくこれと区
別できる、特徴あるパターンの画像認識用位置検出パタ
ーンを回路動作に必要なパターンを用いて設けたもので
あるので、本発明によれば、人手認識による作業を省略
でき、短時間で自動的にLSIの位置を検出することがで
きる。また、従来の人手による位置検出において生じが
ちであった誤検出がなくなるので、ダイシングまたはボ
ンディング工程での位置ずれあるいは同一電極パッドへ
のワイヤの二重打ちを防止することができる。
【図面の簡単な説明】
第１図（ａ）は本発明の前提となる参考例を示す平面
図、第２図は本発明の実施例を示す平面図、第１図
（ｂ）は、第１図（ａ）のＡ部の拡大図、第３図は、従
来例の平面図である。 １……LSI、２……電極パッド、３……位置検出パター
ン、４……画像認識記憶範囲。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】LSIの対角線上のコーナー部分の所定面積
    の領域上に、複数の外部接続用の電極パッドと前記複数
    の電極パッド間を接続する実際の回路動作に必要な配線
    とで形成されたパターンを前記LSIの位置を検出するた
    めに用いる画像認識用位置検出パターンとしたことを特
    徴とする半導体集積回路装置。
JP63318800A 1988-12-17 1988-12-17 半導体集積回路装置 Expired - Lifetime JPH0834226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63318800A JPH0834226B2 (ja) 1988-12-17 1988-12-17 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63318800A JPH0834226B2 (ja) 1988-12-17 1988-12-17 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH02163948A JPH02163948A (ja) 1990-06-25
JPH0834226B2 true JPH0834226B2 (ja) 1996-03-29

Family

ID=18103085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63318800A Expired - Lifetime JPH0834226B2 (ja) 1988-12-17 1988-12-17 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0834226B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100489605C (zh) 2004-12-29 2009-05-20 友达光电股份有限公司 显示面板的识别芯片及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54100566U (ja) * 1977-12-26 1979-07-16
JPS61234555A (ja) * 1985-04-11 1986-10-18 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH02163948A (ja) 1990-06-25

Similar Documents

Publication Publication Date Title
JP2974436B2 (ja) ハンダバンプの形成方法
JP2002009105A (ja) パターンの認識方法及びこのためのクランプ
JPH0382129A (ja) 半導体チップ
JP2871696B2 (ja) 集積回路装置
JPH0834226B2 (ja) 半導体集積回路装置
JP2692620B2 (ja) マルチチップモジュールの実装構造
JP2833174B2 (ja) 半導体素子及びその実装方法
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JP2533375B2 (ja) テ―プボンディングにおけるリ―ドとバンプの位置検出方法
JPH07118492B2 (ja) テープボンディングの位置決め方法
JP3528366B2 (ja) 集積回路装置
JPS62291126A (ja) パタ−ン認識マ−ク
JPH02241046A (ja) 半導体集積回路の製造方法
JPH012338A (ja) ウエハスケ−ル半導体集積回路
JPS6412091B2 (ja)
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JPH02295144A (ja) 集積回路
JP2659286B2 (ja) 半導体装置のワイヤボンディング方法
JPH01241138A (ja) 半導体装置のワイヤボンディング方法
KR100384332B1 (ko) 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법
JPH0380345B2 (ja)
JPH04196546A (ja) ダイボンディング装置
JPH0334336A (ja) ワイヤボンディング方法
JPH04368139A (ja) ボンディング位置情報検出装置