JPH02128539A - データ通信方法およびそのシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、例えば、通信相手機器内に設けられるマイ
クロコンピュータが暴走した際に、強制的にリセットを
かけることができるデータ通信方法およびそのシステム
に関する。

「従来の技術」 第３図に示すように、共通バス１に複数の機器２−１〜
２−ｎが接続される通信システムが種々開発され、広く
用いられている。この場合の各機器は、例えば第４図に
示すように構成されている。

第４図において、６はバスインターフェイスであり、バ
ス１の使用情況検出、バス１からのデータの取り込み、
バス１へのデータの送出等を行うものである。ここで、
第５図にバスインターフェイス６の構成を示す。図示の
ように、バスインターフェイス６は、インターフェイス
部２８とプロトコル処理部２７とから構成されている。

インターフェイス部２８における１２は、バスレシーバ
であり、バス１上のデータを取り込んで衝突検出回路１
３、受信フィルタ１４およびアイドル状態検出回路１５
に供給する。アイドル状態検出回路１５は、バス１の空
き状態を検出する回路であり、タイミング発生回路１６
が発生するタイミング信号Ｓｔに同期して検出動作を行
う。そして、空き状態が検出された場合は、アイドル検
出信号Ｓｌをプロトコル処理部２７に供給する。受信フ
ィルタ１４は受信信号を通過させるフィルタであり、タ
イミング信号Ｓｔに同期して動作する。この受化フィル
タを通過した受信データＲＤは、プロトコル処理部２７
に供給される。衝突検出回路１３は、プロトコル処理部
２７を介して供給される送信データＴＤとパスレシーバ
１２から供給される受信信号ＲＤの双方を監視すること
により、衝突を検出する回路であり、衝突が検出された
場合は、衝突発生信号ＳＯをプロトコル処理部２７に供
給する。プロトコル処理部２７は、衝突検出信号ＳＯが
供給された場合は、送信処理を停止する。また、衝突検
出回路１３は、衝突が検出されない場合は、プロトコル
処理部２７を介して供給される送信データＴＤをバスド
ライバ１１を介してバス１に送出する。プロトコル処理
部２７は、アイドル検出信号Ｓ１、衝突発生信号ＳＯを
参照しながら、送信データＴＤを所定のプロトフルに従
って衝突検出回路１３に供給するとともに、受信フィル
タ１４から供給される受信データＲＤを所定のプロトコ
ルに従って処理した後に後段の回路へ出力する。

次に、第４図示に示す７は装置各部を制御するマイクロ
コンピュータであり、バスインターフェイス６との間に
おいてデータの授受を行う。８はデイスプレィであり、
マイクロコンピュータ７の制御の下に各種の表示を行う
。９はキースイッチであり、マイクロコンピュータ７に
対して、各種動作、処理を指示する。１０はカセットデ
ツキであり、マイクロコンピュータ７の制御の下に、テ
ープの再生、停止、巻き戻し、早送り等を行う。

上述した通信システムにおいては、各機器に固有のアド
レスが設定され、通信は相手機器のアドレスを指定する
ことによって行われる。すなわち、プロトコル処理部２
７内には、第６図に示す処理回路が設けられており、図
示のアドレスデコーダ１８内に機器固有のアドレスが書
き込まれている。

そして、バス１上に送出されるメツセージの構成は、例
えば、第７図に示すようになっている。この図において
、ＭＡは発信元を示すマスターアドレス、ＳＡは送信先
の機器の固有アドレスを示すスレーブアドレス、ＤＤは
伝送すべきデータであり、ＳＴはスタートビットである
。そして、第６図に示すアドレスデコーダ１８において
は、受信データＲＤ中のスレーブアドレスＳＡが固有ア
ドレスと一致しているか否かが判定され、一致している
場合にはアンドゲート１９を開状態にし、不一致の場合
にはアンドゲート１９を閉状態にする。

この結果、バス１に接続されている各機器は、自己のア
ドレスとメツセージ中のスレーブアドレスＳＡとが一致
した場合のみ当該データを自己あてのデータであると判
断して以後の処理を行う。

また、第８図に示すように、バス１にデータリンクコン
トローラ４０，４１．４２が接続され、これらのコント
ローラとマイクロコンピュータ４５．４６．４７が各々
接続されるシステムにおいても、上記と同様になってい
る。すなわち、各データリンクコントローラ４０，４１
．４２内に、固有のアドレスを記憶するアドレス記憶部
４０ａ。

４１ａ、４２ａが設けられており、このアドレス記憶部
４０ａ、４１　ａ、、４２ａ内に記憶されたアドレスと
メツセージ中のスレーブアドレスＳＡが一致したときの
み、自己のデータとして取り込むようになっている。

「発明が解決しようとする課題」 ところで、データ通信システムに接続される機器内には
、上述したように、マイクロコンピュータが設けられる
のが一般的であり、受信したデータの解釈および解釈結
果に基づく各種制御はこのマイクロコンピュータによっ
て行われる。しかしながら、マイクロコンピュータは、
ノイズ、電圧変動およびソフトウェアのバグ等に起因し
て暴走することがあり、かかる場合には正常な通信が不
可能になる。

一方、通信相手機器のマイクロコンピュータが暴走した
場合には、送信元に送信データに対する応答が返ってこ
ないため、送信元の機器は暴走状態を知ることができる
。したがって、相手機器のマイクロコンピュータをリセ
ットする命令を送信して暴走状態を停止することが考え
られるが、このリセット命令の解釈もそのマイクロコン
ピュータによって行われるため、正常な解釈を期待する
ことはできない。

このように、従来の通信システムにおいては、暴走した
マイクロコンピュータを通信データによってリセットす
ることができず、このため、暴走の回避は、専ら当該機
器に設けられたリセットスイッチ等を手動操作すること
によって行われていた。

この発明は、上述した事情に鑑みてなされたもので、通
信相手機器のマイクロコンピュータが暴走した際には、
送信元の機器が通信データによってこれをいち早くリセ
ットすることができるデータ通信方法およびそのシステ
ムを提供することを目的としている。

「課題を解決するための手段」 上記課題を解決するために、請求項１にかかる発明にあ
っては、内部に取り込まれた通信データの解釈をマイク
ロコンピュータによって行う機器が共通バスに接続され
ているシステムにおいて、送信データに対する応答がな
い場合は、通信相手機器のマイクロコンピュータが暴走
していると判断して前記相手機器のマイクロコンピュー
タをリセットするリセットコードを送信し、前記相手機
器は内部に取り込まれた通信データに前記リセットコー
ドが含まれているか否かをハード回路により判定し、前
記リセットコードがある場合にはマイクロコンピュータ
に対しリセット信号を供給するようにしている。

また、請求項２に記載の発明にあっては、複数の機器が
共通バスに接続されるとともに、前記各機器内に通信デ
ータの解釈を行うマイクロコンピュータが設けられてい
るデータ通信システムにおいて、前記各機器は、通信相
手機器からの応答がない場合には当該相手機器内のマイ
クロコンピュータが暴走していると判断して当該マイク
ロコンピュータをリセットするリセットコードを送出す
るリセットコード送出手段と、内部に取り込まれた通信
データに自己のマイクロコンピュータをリセットするリ
セットコードが含まれているか否かを判定し、リセット
コードが有る場合には自己のマイクロコンピュータをリ
セットする判定回路とを具備している。

「作用」 マイクロコンピュータが暴走すると、送信元の機器から
暴走状態となっている機器にリセットコードが供給され
る。このリセットコードは、当該機器内においてマイク
ロコンピュータとは別個に設けられたハード的手段（回
路）により検出され、マイクロコンピュータがリセット
される。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例における要部の構成を示
すブロック図である。なお、この実施例における他の部
分の構成は、第３図〜第５図に示す従来の通信システム
と同様である。

第１図はプロトコル処理部２７内に設けられる処理回路
であり、従来例の第６図に示す回路に対応する部分であ
る。この処理回路が従来のものと異なるのは、データデ
コーダ２０が設けられている点である。このデータデコ
ーダ２０には、マイクロコンピュータ７をリセットする
命令のコードが書き込まれており、アンドゲート１９を
介して供給される受信データＲＤの内容がリセットコー
ドに一致している場合は、リセット信号Ｒをマイクロコ
ンピュータ７に供給するようになっている。

次に、上記構成によるこの実施例の動作を説明する。−
例として、機器２−１内のマイクロコンピュータ７が暴
走しているときに、いずれかの機器から通信があったと
する。この場合は、当該送信元の機器には応答信号が供
給されない。この結果、送信元の機器内のマイクロコン
ピュータ７は、機器２−１内のマイクロコンピュータ７
が暴走していると判断し、リセットコードを機器２−１
へ送信する。この送信にあっては、第７図に示すフォー
マットに従い、機器２−１の固有アドレスをスレーブア
ドレスＳＡとして送信する。この結果、機器２−１のア
ドレスデコータ１８が“ビ信号を出力し、この“°１°
”信号がオアゲート２２を介してアンドゲート１９の一
方の入力端に供給され、同アンドゲート１９を開状態に
する。これにより、受信データＲＤがアンドゲート１９
を介して出力され、この受信データＲＤに含まれている
リセットコードがデータデコーダ２０に検出される。こ
の結果、データデコーダ２０がリセット信号Ｒをマイク
ロコンピュータ７に供給する。マイクロコンピュータ７
は、リセット信号Ｒが供給されるとリセット状態となり
、暴走状態が回避される。このように、リセットコード
の解釈が、ハード的になされ、マイクロコンピュータ７
の解釈を不要としているので、マイクロコンピュータ７
が暴走中であっても、リセットコードが正常に解釈され
る。

一方、機器２−１以外の機器においては、スレーブアド
レスＳＡと固有アドレスとの一致が得られないので、当
該機器内のアンドゲート１９か開状態にならず、受信デ
ータＲＤは後段回路に供給されない。したがって、当該
機器におけるデータデコーダ２０にリセットコードが供
給されることもなく、マイクロコンピュータ７がリセッ
トされることもない。

なお、この発明は、第２図に示すように、バス１にデー
タリンクコントローラ４０，４１．４２が接続されるシ
ステムにおいても勿論適用することができる。この場合
においては、同図に示すように、各データリンクコント
ローラ４０，４１゜４２にリセットコードを記憶するリ
セットコードデコード部４０ｃ、４１ｃ、４２ｃを設け
、自己のデータとして取り込んだ受信データ内にリセッ
トコードがある場合は、このリセットコードデコード部
４０ｃ、４１ｃ、４２ｃがリセット信号Ｒをマイクロコ
ンピュータ４５，４６．４７に各々供給するように構成
すればよい。

「発明の効果」 以上説明したように、この発明によれば、マイクロコン
ピュータが暴走すると、送信元の機器から当該機器にリ
セットコードが供給され、このリセットコードが当該機
器内においてマイクロコンピュータとは別個に設けられ
たハード的手段（回路）により検出される。したがって
、通信相手機器のマイクロコンピュータが暴走した場合
でも、送信元の機器が通信データによってこれをいち早
くリセットすることができ、通信機能の正常化を図るこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部の構成を示すブロッ
ク図、第２図はこの発明の他の実施例の構成を示すブロ
ック図、第３図は通信システムの一般的な構成を示すブ
ロック図、第４図は通信システムにおける機器の構成例
を示すブロック図、第５図は第４図に示すバスインター
フェイス６の構成を示すブロック図、第６図は第５図に
示すプロトコル処理部２７内に設けられる処理回路の構
成を示すブロック図、第７図はバスに送出されるメツセ
ージの構成例を示す概念図、第８図は従来のデータ通信
システムの他の構成例を示すブロック図である。 ７・・・・・・マイクロコンピュータ（リセットコード
送出手段）、２０・・・・・・データデコーダ（判定回
路）、４０ｃ、４１ｃ、４２ｃ・・・・・・リセットコ
ードデコード部（判定回路）、４５，４６．４７・・・
・・マイクロコンピュータ（リセットコード送出手段）
。

Claims (2)

【特許請求の範囲】
1. （１）内部に取り込まれた通信データの解釈をマイクロ
   コンピュータによって行う機器が共通バスに接続されて
   いるシステムにおいて、送信データに対する応答がない
   場合は、通信相手機器のマイクロコンピュータが暴走し
   ていると判断して前記相手機器のマイクロコンピュータ
   をリセットするリセットコードを送信し、前記相手機器
   は内部に取り込まれた通信データに前記リセットコード
   が含まれているか否かをハード回路により判定し、前記
   リセットコードがある場合にはマイクロコンピュータに
   対しリセット信号を供給することを特徴とするデータ通
   信方法。
2. （２）複数の機器が共通バスに接続されるとともに、前
   記各機器内に通信データの解釈を行うマイクロコンピュ
   ータが設けられているデータ通信システムにおいて、前
   記各機器は、通信相手機器からの応答がない場合には当
   該相手機器内のマイクロコンピュータが暴走していると
   判断して当該マイクロコンピュータをリセットするリセ
   ットコードを送出するリセットコード送出手段と、内部
   に取り込まれた通信データに自己のマイクロコンピュー
   タをリセットするリセットコードが含まれているか否か
   を判定し、リセットコードが有る場合には自己のマイク
   ロコンピュータをリセットする判定回路とを具備するこ
   とを特徴とするデータ通信システム。