JPH0212857A - 半導体集積回路の配線方法 - Google Patents

半導体集積回路の配線方法

Info

Publication number
JPH0212857A
JPH0212857A JP63160782A JP16078288A JPH0212857A JP H0212857 A JPH0212857 A JP H0212857A JP 63160782 A JP63160782 A JP 63160782A JP 16078288 A JP16078288 A JP 16078288A JP H0212857 A JPH0212857 A JP H0212857A
Authority
JP
Japan
Prior art keywords
channel
wiring
boundary
channel boundary
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63160782A
Other languages
English (en)
Inventor
Fumihiro Minami
文裕 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63160782A priority Critical patent/JPH0212857A/ja
Publication of JPH0212857A publication Critical patent/JPH0212857A/ja
Priority to US07/691,613 priority patent/US5124273A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、ビルディング・ブロック方式による半導体
集積回路のブロック間の配線方法に関する。
(従来の技術) ビルディング・ブロック方式のレイアウトでは、回路を
複数の機能単位ごとに分割し、次にこれらをブロックと
して個々にレイアウトし、最後に各ブロックのチップ上
での配置とブロック間の配線を行なう。
第2図は、ブロック分割と配Q!領域分割の様子を示す
、BL  〜BL4で示されるブロック1がル レイアウトされ、これらのブロック1の周囲にある配線
領域2を、破線で示すチャネル境界4が形成されるよう
に複数のチャネルCH,〜CH7に分割する。チップ周
辺には入出力回路ブロック3が配置される。
ブロック間の配線においては、第2図に示すように配線
領域2を複数のチャネルCH1〜CH7に分解しておき
、まず概略配線径路を決定してから、詳細配線の処理を
するというのが一般的である。この配線処理のフローを
第5図に示す、この配線処理の際、隣接するチャネル同
士のチャネル境界4上には、仮想的な端子(チャネル境
界端子)を設定し、先に配線処理をするチャネル側でそ
の厳密な位置を決め、他方の隣接チャネル側でその位置
を参照して配線が引き出される。このとき、チャネル境
界端子同士の位置r!A係に対して何の配慮もせずに配
線処理を行なう従来法では、チャネル境界付近での配線
の交差が生じ、チャネル幅の増大を招いてしまうという
問題があった。
第6図はその様子を示す。これは第2図の二つのブロッ
クBL1.BL2に接して互いに直交する二つのチャネ
ルCH4,CHlに配線処理を行った場合の従来例であ
る。この例では、水平チャネルCH4での配線処理が垂
直チャネルCH1でのそれに必ず先行することが必要で
、水平チャネルCH4の配線5を決定することによって
チャネル境界4上の端子が決まり、これを参照して垂直
チャネルCH1での配線6が決定される。このように従
来法では、水平チャネルCH4の配線処理でチャネル境
界4上に決まる端子は、その後垂直チャネルCH1内で
どの方向に引出されるか不明のままであるため、無用な
交差配線が生じる。
(発明が解決しようとする課題) 以上のように従来のビルディング、ブロック方式での配
線法には、一方向のチャネルとこれに隣接しかつ直交す
る方向のチャネルの境界部分で配線の交差が生じ、結果
としてチャネル幅が増大して集積回路の集積度向上を妨
げる、という問題があった。
この発明は、このような問題を解決しな半導体集積回路
の配線方法を提供することを目的とする。
[発明の構成コ (課題を解決するための手段) 本発明においては、チャネルとチャネルを接合している
チャネル境界上において、その境界を横切る信号線に対
して設定するチャネル境界端子に、半順序の相対的位置
関係を決定しておき、その位置関係を保持しながらチャ
ネルごとの詳細配線を行なう、より具体的には、隣接す
る第1のブロックと第2のブロック間を第1のチャネル
とし、これと接して直交するものを第2のチャネルとし
て、これらの間のチャネル境界端子を考えたとき、まず
第2のチャネルにおいてチャネル境界に平行な第1の方
向(第1のブロック側の方向)に結線要求のある第1の
グループと、チャネル境界に平行な第2の方向(第2の
ブロック側の方向)に結線要求のある第2のグループと
に分類し、それぞれのグループから1個ずつ取出して対
を形成し、各対のうち第1のグループのものが第1のブ
ロック側に、第2のグループのものが第2のブロック側
に位置するように、相対位置関係を設定する。
また好ましくは、チャネル境界からの配線の引き出し方
を調べる際、詳細配線処理時点とのずれを少なくするた
めに、予めチャネル幅を見積っておき各ブロックの位置
・ブロック端子の位置・チャネル境界の位置を推定して
おく。
(f1!用) このようにチャネル境界をはさんで隣接するチャネルの
配線を別々に処理する際に、そのチャネル境界上の複数
のチャネル境界端子を2グループに分けて、このグルー
プ間で任意に選んだペアにつき相対順序を決めておくこ
とにより、チャネル闇の隣接部分付近での配線混雑を緩
和することができる。
(実施例) 以下、本発明による配線方法の実施例を、処理手順に従
って説明する。第1図はその処理フローを示す。
なお、前提としてブロック内のレイアウト、各ブロック
の概略配置位置、ブロック間チャネルの定義が既になさ
れているとする。
5TEPI C概略配線径路の決定〕 ここでは、信号線ごとに、ブロックの端子間を結線する
ための通過するチャネルの決定を行ない、径路上で横切
るチャネル境界上にその信号のチャネル境界端子を設定
する。
5TEP2 (チャネルの配線順序の決定〕複数あるブ
ロック間チャネルに対し、その隣接関係をもとに詳細配
線の処理順序を決める。
5TEP3 (チャネル幅を見積もる〕信号線ごとの概
略配線径路をもとにチャネルごとの配線混雑度を求め、
この値からチャネル幅を推定する。配線混雑度とチャネ
ル幅とは、経験式により関係づけられている。
5TEP4 (ブロックの配置位置の算出〕チャネル幅
の見積り値を使用して、ブロックの配置位置を計算する
5TEP5 (ブロックの端子位置の算出〕ブロックの
配置位置より端子の位1を計算する。
この位置は、チャネル幅の見積り精度に依存した推定値
であるが、次の5TEP6でチャネル境界端子のグルー
プ分けをするために必要であり、その処理に対して十分
な精度を持つ程度であれば良い。
5TEP6 (チャネル境界端子のグループ分け〕チャ
ネル境界端子に対し、相対順序づけのためのグループ分
けを行なう。
以下、第3図を参照してこのグループ分けを詳細に説明
する。第3図は、第2図の一部、即ち相隣接するブロッ
クBL、BL2とこの間のチャネルCH、およびこれに
直交するチャネルCH1の部分を示している。いま、B
Llを第1のブロック、BL2を第2のブロックとし、
CH4を第1のチャネル、CHlを第2のチャネルと呼
ぶ。
チャネル境界4は垂直方向に走っている。チャネル境界
4の下端、上端のy座標をそれぞれyl。
y2とする。
このとき、次の条件を満たすチャネル境界端子の集合を
求める。
Nu:垂直方向に走る第2のチャネルCH1内での接続
端子においてそのy座WyTが、3’7≧y2のものが
ひとつ以上あり、かつ3’T<3’1のものがひとつも
ない信号に接続するチャネル境界端子、これは、第2の
チャネルCH1内でチャネル境界に平行な第1のブロッ
クBL1側の方向にのみ結線要求がある端子のグループ
であり、これを第1のグループと呼ぶ。
N :同じくチャネルCH1内での接続端子におり いてそのy座標y が、y■≦y1のもの■ がひとつ以上あり、かつ5’ 7 > ’l 2のもの
がひとつもない信号に接続するチャネル境界端子、第1
のグループに対し、チャネル境界に平行な第2のブロッ
クBL2(litの方向にのみ結線要求があるグループ
であり、これを第2のグループと呼ぶ。
第3図で言えば、端子Aが集合Nuの例であり。
端子BがN、の例である。ただし、端子CのようにN 
にもNoにも属さないものも存在する。
なお、チャネル境界が水平方向に走る場合は、庄原を9
0”回転して考え、上記と同様の処理を行なう。
5TEP7 (チャネル境界端子の相対順序決定〕第3
図のチャネル境界4が垂直方向に走る場合を例にとり説
明する。第1のグループNt3に属するチャネル境界端
子からひとつの端子nuを選び、まな第2のグループN
oに属するチャネル境界端子からひとつの端子nDを選
び、この1対の端子組に対してnUがnDの上方という
相対順序づけを設定する6次に、n  、n  をそれ
ぞれNU。
O N からとりのぞく、この操作をN またはNDD  
                        U
の要素がなくなるまで繰り返す。
なお5、チャネル境界が水平方向に走る場合は、座標を
90゛回転して考え、上記の同様の処理を行なう。
以上の5TEP6 、5TEP7の処理を、全チャネル
境界に対して実行する。
5TEP8 (詳細配線〕 詳細配線の未処理チャネルをひとつずつとりだしては、
チャネル内の詳細配線を実行する。処理順は、5TEP
2で決定した順序に基づき、全チャネルを実行して終了
する。このとき、5TEP7で決定したチャネル境界端
子の相対位置順序を考慮して処理する。
第4図は、本発明による一実施例の配線処理結果を示す
この例では、第1のグループNυに属するチャネル境界
端子、すなわち垂直方向の第2のチャネルCH1内でチ
ャネル境界4の上方にのみ接続のある信号に対応するチ
ャネル境界端子がA1゜A  、A  の3個あり、第
2のグループNOに属するチャネル境界端子、すなわち
第2のチャネルCH1内で当該チャネル境界4の下方に
のみ接続のある信号に対応するチャネル境界端子が81
゜B  、B  の3個あり、相対位置の順序づけを3
組の端子ペアに対して行なっている。図中、この端子ペ
アをわかりやすくするために、垂直方向の第2のチャネ
ル内においてペア同士の垂直方向配線が同一トラックに
あるよう描いである。即ち、(AI、B1)、(A2.
B2)、(A3.B3>というペアをつくった場合を示
しである。実際の配線においては、このように同一トラ
ックに割り当てられるとは限らないが、上記で選択した
端子ペアの信号線ごとに垂直チャネル内に及ぼしている
配線混雑度を高々1トラック分に抑えることができる。
なお、信号線の配線幅に1トラック以上のスペースを必
要とする場合には、その配線幅に相当する分のチャネル
境界端子を仮想的に増やしてN。
またはN。に含めれば、今まで述べた手法を拡張して対
処することが容易に行なえる。
[発明の効果コ 以上述べたように本発明によれば、詳細配線前に、チャ
ネル境界端子を所定の条件で2グループに分類し、各グ
ループから1端子ずつ選択してそのペアに相対位置順序
づけをすることにより、チャネル境界付近での配線交差
を必要最少限に止め、チャネルのトラック数の増加を抑
制することができる。
この場合、チャネル境界端子の相対位置決定に際し、全
順序ではなく、第1.第2のグループの端子数のうち少
ない方の個数分だけの半順序とすれば、このチャネル境
界をチャネル短辺に持つ第1のチャネルの詳細配線処理
にとっては非常に緩やかな制約条件にしかならず、その
チャネルのトラック数はチャネル境界端子の順序づけを
しない場合とほとんど同等にすることができる。
従って本発明によれば、チャネル幅の不要な増大を抑え
、論理集積回路の2積度の向上を実現できる。
【図面の簡単な説明】
第1図はこの発明の処理フローを示す図、第2図はチッ
プの構成例を示す図、第3図はチャネル境界端子のグル
ープ分けを説明するための図、第4図はこの発明の実施
例による配線結果を示す図、第5図は従来の処理フロー
を示す図、第6図は従来方法による問題点を説明するた
めの図である。 1 (BL  、BL2.・・・)・・・ブロック、2
 (cH、CH2,・・・)・・・チャネル、3・・・
人出力回路ブロック、4・・・チャネル境界、5.6・
・・配線、A 〜A、B  −5−B3・・・チャネル
境界端子。 出願人代理人 弁理士 鈴 江 武 彦0〒0 第 図 弔

Claims (1)

  1. 【特許請求の範囲】 配線設計の終了した回路ブロックを複数個半導体チップ
    上に配置し、前記回路ブロック間の結線のための配線領
    域を複数のチャネルに分割して前記回路ブロック間を各
    チャネルごとに順次配線設計していくブロック間配線処
    理において、(a)チャネル境界にチャネル境界端子を
    設定し、信号線ごとの概略配線径路を決定する手段と、
    (b)前記回路ブロックの位置および前記回路ブロック
    の端子位置を推定する手段と、 (c)相隣接する第1、第2の前記回路ブロック間にあ
    る第1のチャネルと、この第1のチャネルと接してかつ
    直交する第2のチャネルの間の前記チャネル境界におい
    て、前記第1のチャネル側から前記第2のチャネル側へ
    引き出される信号線用に設定された複数の前記チャネル
    境界端子のうち、前記第2のチャネル側において前記チ
    ャネル境界から前記チャネル境界に平行な第1の方向に
    のみ結線要求のあるものの集合を第1グループとし、前
    記第2のチャネル側において前記チャネル境界から前記
    チャネル境界に平行な第2の方向にのみ結線要求のある
    ものの集合を第2グループとして分類する、という処理
    を前記チャネル境界について行なう手段と、(d)(c
    )において分類された前記第1のグループと前記第2の
    グループの前記チャネル境界端子からそれぞれひとつず
    つとりだして端子ペアをつくり、かつ各端子ペアに対し
    て前記第1のグループに属する方が前記第1の方向に、
    前記第2のグループに属する方が前記第2の方向に位置
    するよう相対的順序関係を設定するという処理を、前記
    チャネル境界について行なう手段と、 (e)(d)において設定された前記チャネル境界端子
    の相対的位置関係を満足させながら、前記チャネルの配
    線を行なう手段と、 を有することを特徴とする半導体集積回路の配線方法。
JP63160782A 1988-06-30 1988-06-30 半導体集積回路の配線方法 Pending JPH0212857A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63160782A JPH0212857A (ja) 1988-06-30 1988-06-30 半導体集積回路の配線方法
US07/691,613 US5124273A (en) 1988-06-30 1991-02-27 Automatic wiring method for semiconductor integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63160782A JPH0212857A (ja) 1988-06-30 1988-06-30 半導体集積回路の配線方法

Publications (1)

Publication Number Publication Date
JPH0212857A true JPH0212857A (ja) 1990-01-17

Family

ID=15722333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63160782A Pending JPH0212857A (ja) 1988-06-30 1988-06-30 半導体集積回路の配線方法

Country Status (1)

Country Link
JP (1) JPH0212857A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153064A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153064A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6519751B2 (en) Method and apparatus for accurate crosspoint allocation in VLSI area routing
US6516455B1 (en) Partitioning placement method using diagonal cutlines
JPH077427B2 (ja) ノードの相互接続方法
CN113987996A (zh) 模拟芯片电路绕线方法
CN116402010B (zh) 基于斯坦纳树算法的多实例化分块顶层布线方法
JP3102365B2 (ja) 配置配線方法
JPH0212857A (ja) 半導体集積回路の配線方法
JP2574996B2 (ja) 差動電流スイッチ対のルーティング方法
JPH0644594B2 (ja) 半導体集積回路
JPS62120043A (ja) 自動配線方式
JPH01243540A (ja) 半導体集積回路の配線方法
JPH05181936A (ja) 配線方法
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JPH0323651A (ja) 半導体論理集積回路およびその製造方法
JP2003208454A (ja) 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法
JPH05183054A (ja) 機能ブロック間配線方法及び機能ブロック間配線領域圧縮方法
JPH09319789A (ja) ネットの容量見積り方法及び装置
JPH10256375A (ja) 集積回路装置のためのセル配置方法
CN121480435A (zh) 集成电路布线优化方法、装置、设备、介质和方法
JPH03225941A (ja) レイアウト設計方法
JPH0945779A (ja) 半導体装置のマスクレイアウト設計方法
JPH05109892A (ja) 集積回路の配線設計方法
JPH0642255B2 (ja) Icにおける機能ブロックの端子位置決定方式
JPH04250571A (ja) 配線長予測装置