JPH0212863A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0212863A JPH0212863A JP63160641A JP16064188A JPH0212863A JP H0212863 A JPH0212863 A JP H0212863A JP 63160641 A JP63160641 A JP 63160641A JP 16064188 A JP16064188 A JP 16064188A JP H0212863 A JPH0212863 A JP H0212863A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- chip
- lead
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、樹脂封止型半導体装置の構造に関する。
（従来の技術）
従来、樹脂封止型半導体装置は、第２図（ａ）の断面図
に示すように、Ｆｅ −Ｎｉ系あるいはＣｕ系の金属を
半導体チップの載置部２ａとリード部２ｂを有する所定
の形状にパターニングして（以下、リードフレーム２と
称する）、チップ載置部２ａに半導体チップ１をＡｕ
−Ｓｉ共品法あるいはＡｇペーストなどを用いて接着し
、半導体チップ１の電極部とリード部２ｂをＡｕ細線５
で結線し、その後、所定形状の金型を用いて樹脂４で成
形し、製品化していた。
に示すように、Ｆｅ −Ｎｉ系あるいはＣｕ系の金属を
半導体チップの載置部２ａとリード部２ｂを有する所定
の形状にパターニングして（以下、リードフレーム２と
称する）、チップ載置部２ａに半導体チップ１をＡｕ
−Ｓｉ共品法あるいはＡｇペーストなどを用いて接着し
、半導体チップ１の電極部とリード部２ｂをＡｕ細線５
で結線し、その後、所定形状の金型を用いて樹脂４で成
形し、製品化していた。
（発明が解決しよ゛うとする課題）
ところが、近年では電子機器の小型化、薄型化を背景に
半導体パッケージも小型化、薄型化が望まれ、さらに入
出力ピンの多ピン化とも相俟って、第２図（ｂ）に示す
ようなプリント基板に表面実装が可能となる表面実装型
パッケージ６が多用されるようになってきた。しかし、
かかる構造のパッケージの問題として、プリント基板実
装時のハンダ槽浸漬あるいはりフロー炉での加熱により
、半導体チップ、リードフレームと封止樹脂の熱膨張率
の差に起因する熱応力に加え、パッケージ樹脂部肉厚が
薄いことから、封止樹脂にクラックが発生したり、半導
体チップと封止樹脂の界面剥離を起こしたりして、著し
く耐湿信頼性を劣化させていた。さらに、製造上では、
多ピン化に伴って半導体チップとリード部を結線するワ
イヤボンディング工程の所要時間を増加させるとともに
、本工程での工程歩留まりの低下を誘発し、加えて、製
品化した後でのワイヤボンディングに関する故障の可能
性を高めるに至っている。
半導体パッケージも小型化、薄型化が望まれ、さらに入
出力ピンの多ピン化とも相俟って、第２図（ｂ）に示す
ようなプリント基板に表面実装が可能となる表面実装型
パッケージ６が多用されるようになってきた。しかし、
かかる構造のパッケージの問題として、プリント基板実
装時のハンダ槽浸漬あるいはりフロー炉での加熱により
、半導体チップ、リードフレームと封止樹脂の熱膨張率
の差に起因する熱応力に加え、パッケージ樹脂部肉厚が
薄いことから、封止樹脂にクラックが発生したり、半導
体チップと封止樹脂の界面剥離を起こしたりして、著し
く耐湿信頼性を劣化させていた。さらに、製造上では、
多ピン化に伴って半導体チップとリード部を結線するワ
イヤボンディング工程の所要時間を増加させるとともに
、本工程での工程歩留まりの低下を誘発し、加えて、製
品化した後でのワイヤボンディングに関する故障の可能
性を高めるに至っている。
（課題を解決するための手段）
本発明では、これらの課題を解決するために、樹脂封止
型半導体装置において、半導体チップの載置部をなくし
、従来用いられてきた半導体チップとリードをＡｕ細線
で結線する方法を廃止し、半導体チップの電極とリード
部を直接接合して、粉体樹脂を溶融し、圧力で金型内に
注入して封止する加圧成形を特徴とする。
型半導体装置において、半導体チップの載置部をなくし
、従来用いられてきた半導体チップとリードをＡｕ細線
で結線する方法を廃止し、半導体チップの電極とリード
部を直接接合して、粉体樹脂を溶融し、圧力で金型内に
注入して封止する加圧成形を特徴とする。
（作 用）
上述の構造により、半導体チップ載置部がなくなる分だ
け、外形上のパッケージ肉厚が同じでも半導体チップの
上下を覆う封止樹脂の体積が相対的に大きくなり、熱応
力に対しても封止樹脂のクラックや半導体チップと封止
樹脂の界面剥離の発生を回避できる。さらに、半導体チ
ップとリード部を直接接合することにより、従来用いら
れてきた半導体チップとリードをＡｕ細線で結線するワ
イヤボンディング工程を廃止することが可能となる。
け、外形上のパッケージ肉厚が同じでも半導体チップの
上下を覆う封止樹脂の体積が相対的に大きくなり、熱応
力に対しても封止樹脂のクラックや半導体チップと封止
樹脂の界面剥離の発生を回避できる。さらに、半導体チ
ップとリード部を直接接合することにより、従来用いら
れてきた半導体チップとリードをＡｕ細線で結線するワ
イヤボンディング工程を廃止することが可能となる。
（実施例）
本発明の一実施例を図面を用いて説明する。第１図（ａ
）は、素子形成を終了し、外部引き出し電極にハンダバ
ンプ３を形成した半導体チップ１の断面図である。本半
導体チップをやはりハンダメツキを施したリード部２ｂ
にチップのハンダバンプを位置合わせしてハンダの融点
付近で加熱し、リード部とハンダバンプを接合して、第
１図（ｂ）を得る。その後、粉体樹脂を溶融し、圧力で
金型内に注入して、第１図（ｂ）を加圧成形して封止し
、第１図（ｃ）を得る。
）は、素子形成を終了し、外部引き出し電極にハンダバ
ンプ３を形成した半導体チップ１の断面図である。本半
導体チップをやはりハンダメツキを施したリード部２ｂ
にチップのハンダバンプを位置合わせしてハンダの融点
付近で加熱し、リード部とハンダバンプを接合して、第
１図（ｂ）を得る。その後、粉体樹脂を溶融し、圧力で
金型内に注入して、第１図（ｂ）を加圧成形して封止し
、第１図（ｃ）を得る。
（発明の効果）
本発明を用いることで、従来問題となっていたチップ載
置部のある表面実装型パッケージの耐湿信頼性を向上で
きるとともに、ワイヤボンディング工程の廃止に伴う工
程の短縮化、コストダウンが実現でき、さらには、チッ
プ内の任意の場所に外部引き出し電極を形成できること
により、回路設計（特にレイアウト設計）の自由度を著
しく向上させることが可能である。
置部のある表面実装型パッケージの耐湿信頼性を向上で
きるとともに、ワイヤボンディング工程の廃止に伴う工
程の短縮化、コストダウンが実現でき、さらには、チッ
プ内の任意の場所に外部引き出し電極を形成できること
により、回路設計（特にレイアウト設計）の自由度を著
しく向上させることが可能である。
第１図は本発明の一実施例を示す断面図で、（ａ）は引
出し電極にハンダバンプを形成した半導体チップの断面
図、（ｂ）は前記半導体チップをリードフレームに接合
した断面図、（ｃ）は（ｂ）を樹脂封止して幕品化した
断面図、第２図（ａ）は従来の樹脂封止型半導体の断面
図、第２図（ｂ）は従来の表面実装型パッケージの代表
例３種を示す図である。 １・・・半導体チップ、 ２・・・リードフレーム、
２ａ・・・チップ載置部、 ２ｂ・・・リード部、３
・・・ハンダバンプ、 ４・・・樹脂、 ５・・・Ａｕ
細線、 ６・・・表面実装型パッケージ。 特許出願人 松下電子工業株式会社 第 図 （ａ） （ｂ） ２ｂリード邪 （Ｃ）
出し電極にハンダバンプを形成した半導体チップの断面
図、（ｂ）は前記半導体チップをリードフレームに接合
した断面図、（ｃ）は（ｂ）を樹脂封止して幕品化した
断面図、第２図（ａ）は従来の樹脂封止型半導体の断面
図、第２図（ｂ）は従来の表面実装型パッケージの代表
例３種を示す図である。 １・・・半導体チップ、 ２・・・リードフレーム、
２ａ・・・チップ載置部、 ２ｂ・・・リード部、３
・・・ハンダバンプ、 ４・・・樹脂、 ５・・・Ａｕ
細線、 ６・・・表面実装型パッケージ。 特許出願人 松下電子工業株式会社 第 図 （ａ） （ｂ） ２ｂリード邪 （Ｃ）
Claims (2)
- （１）半導体チップの載置部を持たないリードフレーム
に半導体チップを搭載し、それを所定のパッケージ形状
に加圧樹脂成形してなることを特徴とする樹脂封止型半
導体装置。 - （２）半導体チップの電極とリード部分を直接接合して
なることを特徴とする請求項（１）記載の樹脂封止型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160641A JPH0212863A (ja) | 1988-06-30 | 1988-06-30 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63160641A JPH0212863A (ja) | 1988-06-30 | 1988-06-30 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212863A true JPH0212863A (ja) | 1990-01-17 |
Family
ID=15719326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63160641A Pending JPH0212863A (ja) | 1988-06-30 | 1988-06-30 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136202A (ja) * | 1991-05-11 | 1993-06-01 | Goldstar Electron Co Ltd | 半導体パツケージ及びその製造方法 |
| JP2010147053A (ja) * | 2008-12-16 | 2010-07-01 | Fuji Electric Systems Co Ltd | 半導体装置 |
| JP2017028152A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
-
1988
- 1988-06-30 JP JP63160641A patent/JPH0212863A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136202A (ja) * | 1991-05-11 | 1993-06-01 | Goldstar Electron Co Ltd | 半導体パツケージ及びその製造方法 |
| JP2010147053A (ja) * | 2008-12-16 | 2010-07-01 | Fuji Electric Systems Co Ltd | 半導体装置 |
| JP2017028152A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100192028B1 (ko) | 플라스틱 밀봉형 반도체 장치 | |
| US6777262B2 (en) | Method of packaging a semiconductor device having gull-wing leads with thinner end portions | |
| US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US6566739B2 (en) | Dual chip package | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| US5153706A (en) | Lead frames for use in plastic mold type semiconductor devices | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09129796A (ja) | 半導体装置 | |
| JP2001068582A (ja) | 半導体装置及びその製造方法 | |
| JP3545171B2 (ja) | 半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH0462961A (ja) | 半導体装置およびその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| KR200150930Y1 (ko) | 반도체 와이어 본딩장치 | |
| JPH0945715A (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH01209751A (ja) | リードフレーム | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH06204380A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH07202112A (ja) | リードフレーム組立体 | |
| JPH05102387A (ja) | 半導体装置及びその製造方法 |