JPH02129937A - ピングリッドアレイ型半導体装置 - Google Patents
ピングリッドアレイ型半導体装置Info
- Publication number
- JPH02129937A JPH02129937A JP63284442A JP28444288A JPH02129937A JP H02129937 A JPH02129937 A JP H02129937A JP 63284442 A JP63284442 A JP 63284442A JP 28444288 A JP28444288 A JP 28444288A JP H02129937 A JPH02129937 A JP H02129937A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pga
- semiconductor element
- type semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＡＢ （テープオートメイテッドポンディン
グ）法によって半導体素子とピングリッドアレイ基板の
配線パターンが接続されたピングリッドアレイ型半導体
装置に関する。
グ）法によって半導体素子とピングリッドアレイ基板の
配線パターンが接続されたピングリッドアレイ型半導体
装置に関する。
従来のピングリッドアレイ （以下、単にＰＧＡという
。）型半導体装置は第３図および第４図に示すように構
成されている。
。）型半導体装置は第３図および第４図に示すように構
成されている。
第３図番主ワイヤ−ボンディング法によって半導体素子
とＰＧＡ基板の配線パターンとが接続された従来のＰＧ
Ａ型半導体装置を示す断面図、第４図はＴＡＢ法によっ
て半導体素子とＰＧＡ基板の配線パターンとが接続され
た従来のＰＧＡ型半導体装置を示す断面図を示す。これ
らの図において、１はＰＧＡ基板で、このＰＧＡ基板１
はガラスエポキシ基板からなり、その上面には配線パタ
ーン１ａが形成され、上面の略々中央部には後述する半
導体素子がボンディングされる座ぐり部１ｂが形成され
ている。また、このＰＧＡ基板１の側部には前記配線パ
ターンｌａと接続されかつ信号入出力用ビン２が装着さ
れるスルーホール１ｃが設けられている。３は半導体素
子で、この半導体素子３は上部ポンディングパッド（図
示せず）上に突起電極３ａが設けられ、前記ＰＧＡ基板
１の座ぐり部１ｂ内にグイポンド材４を介して接合され
ている。５ａは前記半導体素子３の突起電極３ａと前記
配線パターン１ａとを接続するための金属細線、５ｂは
ＴＡＢ法によってキャリアテープ（図示せず）上に形成
されたリードで、このリード５ｂのインナーリード部は
前記半導体素子３の突起電極３ａに加熱圧着されており
、アウターリード部は前記ＰＧＡ基板１の配線パターン
１ａに加熱圧着されている。６は前記配線パターン１ａ
を保護するための絶縁性コーテイング材、７は半導体素
子３を保護するための封止樹脂、８はこの封止樹脂７で
半導体素子３を保護するために封止樹脂７を十分厚く形
成するためのダムで、このダム８は前記座ぐり部１ｂの
周囲を囲むようにＰＧＡ基板１上に立設されており、こ
のダム８で囲まれた部位に封止樹脂７を滴下することに
よって半導体素子３が封止されることになる。
とＰＧＡ基板の配線パターンとが接続された従来のＰＧ
Ａ型半導体装置を示す断面図、第４図はＴＡＢ法によっ
て半導体素子とＰＧＡ基板の配線パターンとが接続され
た従来のＰＧＡ型半導体装置を示す断面図を示す。これ
らの図において、１はＰＧＡ基板で、このＰＧＡ基板１
はガラスエポキシ基板からなり、その上面には配線パタ
ーン１ａが形成され、上面の略々中央部には後述する半
導体素子がボンディングされる座ぐり部１ｂが形成され
ている。また、このＰＧＡ基板１の側部には前記配線パ
ターンｌａと接続されかつ信号入出力用ビン２が装着さ
れるスルーホール１ｃが設けられている。３は半導体素
子で、この半導体素子３は上部ポンディングパッド（図
示せず）上に突起電極３ａが設けられ、前記ＰＧＡ基板
１の座ぐり部１ｂ内にグイポンド材４を介して接合され
ている。５ａは前記半導体素子３の突起電極３ａと前記
配線パターン１ａとを接続するための金属細線、５ｂは
ＴＡＢ法によってキャリアテープ（図示せず）上に形成
されたリードで、このリード５ｂのインナーリード部は
前記半導体素子３の突起電極３ａに加熱圧着されており
、アウターリード部は前記ＰＧＡ基板１の配線パターン
１ａに加熱圧着されている。６は前記配線パターン１ａ
を保護するための絶縁性コーテイング材、７は半導体素
子３を保護するための封止樹脂、８はこの封止樹脂７で
半導体素子３を保護するために封止樹脂７を十分厚く形
成するためのダムで、このダム８は前記座ぐり部１ｂの
周囲を囲むようにＰＧＡ基板１上に立設されており、こ
のダム８で囲まれた部位に封止樹脂７を滴下することに
よって半導体素子３が封止されることになる。
９は耐湿性を向上させるためのキャンプで、このキャッ
プ９は金属、あるいは、耐湿、耐熱性を有するプラスチ
ックによって形成され、ＰＧＡ基板基板側面および上面
全面を覆うように形成されており、接着剤１０によって
ＰＧＡ基板１に固着されている。また、前記キャップ９
は第３図および第４図に示すようにＰＧＡ基板基板側面
全面を覆うものの他に半導体素子３の上部のみを覆うよ
うに構成されたものもある。
プ９は金属、あるいは、耐湿、耐熱性を有するプラスチ
ックによって形成され、ＰＧＡ基板基板側面および上面
全面を覆うように形成されており、接着剤１０によって
ＰＧＡ基板１に固着されている。また、前記キャップ９
は第３図および第４図に示すようにＰＧＡ基板基板側面
全面を覆うものの他に半導体素子３の上部のみを覆うよ
うに構成されたものもある。
次に、従来のＰＧＡ型半導体装置の組立て方法について
説明する。第３図に示すワイヤボンディング法によって
半導体素子３とＰＧＡ１板１の配線パターン１ａとが接
続されたＰＧＡ型半導体装置を組み立てるには、先ず、
ＰＧＡ基板１の座ぐり部１ｂに半導体装置３をグイボン
ディングし、この半導体素子３の突起電極３ａとＰＧＡ
基板１の配線パターン１ａとを金属細線５ａによって接
続する。半導体素子３が座ぐり部１ｂ内に挿入されるこ
とによって、半導体素子３の上面と配線パターン１ａボ
ンデイング面との高低差が小さくなるため、金属細線５
ａが半導体素子３のエツジ部に接触し短絡するのを防止
することができる。そして、絶縁性コーテイング材６が
塗布されたＰＧＡ基板１上にダム８を立設し、このダム
８によって囲まれた範囲内に封止樹脂を滴下する。しか
る後、このように滴下して使用される封止樹脂７は耐湿
性が低いためにＰＧＡ基板１の上面全面および側面にキ
ャップ９を接着して組立てが終了する。また、第４図に
示すＴＡＢ法によって半導体素子３とＰＧＡ基板１の配
線パターン１ａとが接続されたＰＧＡ型半導体装置を組
み立てるには、予め、ＴＡＢ法によってリード５ｂのイ
ンナーリード部と半導体素子３の突起電極３ａとを接続
し、半導体素子３を前記リード５ｂを介してキャリアテ
ープ（図示せず）に保持させる。そして、前記リード５
ｂのアウターリード部を切断することによって半導体素
子３をキャリアテープから分断させる。このようにして
ＴＡＢ法によってリード５ｂがボンディングされた半導
体素子３をＰＧＡ基板１の座ぐり部１ｂ内にグイボンデ
ィングし、リード５ｂのアウターリード部をＰＧＡ基板
１上の配線パターンｌａに位置決めする。位置決め後、
アウターリード部と配線パターン１ａとを加熱・圧着等
により接続させる。しかる後、前記ワイヤボンディング
法によって半導体素子３とＰＧＡ基板１の配線パターン
１ａとが接続されたＰＧＡ型半導体装置の組み立て方法
と同様にして樹脂封止され、キャップ９を接着すること
によって組み立てが終了する。
説明する。第３図に示すワイヤボンディング法によって
半導体素子３とＰＧＡ１板１の配線パターン１ａとが接
続されたＰＧＡ型半導体装置を組み立てるには、先ず、
ＰＧＡ基板１の座ぐり部１ｂに半導体装置３をグイボン
ディングし、この半導体素子３の突起電極３ａとＰＧＡ
基板１の配線パターン１ａとを金属細線５ａによって接
続する。半導体素子３が座ぐり部１ｂ内に挿入されるこ
とによって、半導体素子３の上面と配線パターン１ａボ
ンデイング面との高低差が小さくなるため、金属細線５
ａが半導体素子３のエツジ部に接触し短絡するのを防止
することができる。そして、絶縁性コーテイング材６が
塗布されたＰＧＡ基板１上にダム８を立設し、このダム
８によって囲まれた範囲内に封止樹脂を滴下する。しか
る後、このように滴下して使用される封止樹脂７は耐湿
性が低いためにＰＧＡ基板１の上面全面および側面にキ
ャップ９を接着して組立てが終了する。また、第４図に
示すＴＡＢ法によって半導体素子３とＰＧＡ基板１の配
線パターン１ａとが接続されたＰＧＡ型半導体装置を組
み立てるには、予め、ＴＡＢ法によってリード５ｂのイ
ンナーリード部と半導体素子３の突起電極３ａとを接続
し、半導体素子３を前記リード５ｂを介してキャリアテ
ープ（図示せず）に保持させる。そして、前記リード５
ｂのアウターリード部を切断することによって半導体素
子３をキャリアテープから分断させる。このようにして
ＴＡＢ法によってリード５ｂがボンディングされた半導
体素子３をＰＧＡ基板１の座ぐり部１ｂ内にグイボンデ
ィングし、リード５ｂのアウターリード部をＰＧＡ基板
１上の配線パターンｌａに位置決めする。位置決め後、
アウターリード部と配線パターン１ａとを加熱・圧着等
により接続させる。しかる後、前記ワイヤボンディング
法によって半導体素子３とＰＧＡ基板１の配線パターン
１ａとが接続されたＰＧＡ型半導体装置の組み立て方法
と同様にして樹脂封止され、キャップ９を接着すること
によって組み立てが終了する。
しかるに、従来のＰＧＡ型半導体装置においては、ＰＧ
Ａ基板１に座ぐり部１ｂを形成しなければならずＰＧＡ
基板１を製造するにあたりコストが嵩み、また、ダム８
やキャップ９等の部品が必要となるために製造プロセス
が複雑になるという問題があった。さらにまた、プラス
チックモールドタイプの半導体装置に較べて、封止樹脂
の材質が異なり、しかも、ＰＧＡ基板１には座ぐり部１
ｂが形成されていることにより、信鯨性上、特に耐湿性
が劣るという問題もあった。
Ａ基板１に座ぐり部１ｂを形成しなければならずＰＧＡ
基板１を製造するにあたりコストが嵩み、また、ダム８
やキャップ９等の部品が必要となるために製造プロセス
が複雑になるという問題があった。さらにまた、プラス
チックモールドタイプの半導体装置に較べて、封止樹脂
の材質が異なり、しかも、ＰＧＡ基板１には座ぐり部１
ｂが形成されていることにより、信鯨性上、特に耐湿性
が劣るという問題もあった。
本発明に係るＰＧＡ型半導体装置は、モールド樹脂でパ
ッケージが形成されたテープキャリアパッケージ型半導
体装置をピングリッドアレイ基板上に表面実装したもの
である。
ッケージが形成されたテープキャリアパッケージ型半導
体装置をピングリッドアレイ基板上に表面実装したもの
である。
ＰＧＡ基板に半導体素子挿入用の座ぐり部が不要になり
、ＰＧＡ基板を容易に製造することができ、また、半導
体素子は封止樹脂をモールド成形することにより封止さ
れているため、高耐湿性を得るための部材数を減らすこ
とができるから、簡車な構造で耐湿性の高いＰＧＡ型半
導体装置が得られる。
、ＰＧＡ基板を容易に製造することができ、また、半導
体素子は封止樹脂をモールド成形することにより封止さ
れているため、高耐湿性を得るための部材数を減らすこ
とができるから、簡車な構造で耐湿性の高いＰＧＡ型半
導体装置が得られる。
以下、本発明の一実施例を第１図および第２図によって
詳細に説明する。
詳細に説明する。
第１図は本発明に係るＰＧＡ型半導体装置を示す断面図
、第２図はモールド樹脂でパッケージが形成されたテー
プキャリアパッケージ型半導体装置を示す断面図である
。これらの図において前記第３図および第４図で説明し
たものと同一もしくは同等部材については同一符号を付
し、ここにおいて詳細な説明は省略する。これらの図に
おいて、１１はテープキャリアパッケージ型半導体装置
で、このテープキャリアパッケージ型半導体装置１１は
、ＴＡＢ法によりリード１２が接続された半導体素子３
を、封止樹脂１３をモールド成形することによって封止
して形成されている。１４はＴＡＢ法に使用されるキャ
リアテープで、このキャリアテープ１４上にリード１２
が形成されている。１５は半導体素子３の裏面電位を取
る場合に使用される金属キャップで、この金属キャップ
１５は、内側底部に半田等のろう材もしくは導電性接着
剤からなるグイボンド剤１６を介して半導体素子３が接
合され、開口縁部に形成されたフランジ部を前記キャリ
アテープ１４に接着させることによってキャリアテープ
１４に対して固定されている。また、この金属キャップ
１５は、図示しない接続手段によって前記リード１２に
接続され、半導体素子３の裏面電極（図示せず）とり−
ド１２とが接続されるように構成されている。
、第２図はモールド樹脂でパッケージが形成されたテー
プキャリアパッケージ型半導体装置を示す断面図である
。これらの図において前記第３図および第４図で説明し
たものと同一もしくは同等部材については同一符号を付
し、ここにおいて詳細な説明は省略する。これらの図に
おいて、１１はテープキャリアパッケージ型半導体装置
で、このテープキャリアパッケージ型半導体装置１１は
、ＴＡＢ法によりリード１２が接続された半導体素子３
を、封止樹脂１３をモールド成形することによって封止
して形成されている。１４はＴＡＢ法に使用されるキャ
リアテープで、このキャリアテープ１４上にリード１２
が形成されている。１５は半導体素子３の裏面電位を取
る場合に使用される金属キャップで、この金属キャップ
１５は、内側底部に半田等のろう材もしくは導電性接着
剤からなるグイボンド剤１６を介して半導体素子３が接
合され、開口縁部に形成されたフランジ部を前記キャリ
アテープ１４に接着させることによってキャリアテープ
１４に対して固定されている。また、この金属キャップ
１５は、図示しない接続手段によって前記リード１２に
接続され、半導体素子３の裏面電極（図示せず）とり−
ド１２とが接続されるように構成されている。
１７はＰＧＡ基板ｌの配線パターン１ｂにテープキャリ
アパッケージ型半導体装置１１のアウターリード１２ｂ
を接合するための半田等の導電性接合剤である。
アパッケージ型半導体装置１１のアウターリード１２ｂ
を接合するための半田等の導電性接合剤である。
このテープキャリアパッケージ型半導体装置１１を組み
立てるには、先ず、キャリアテープ１４上にリード１２
を形成し、このリード１２のインナーリード部１２ａと
半導体素子３の突起電極３ａとを位置合わせした後、加
熱されたボンディングツール（図示せず）によって加熱
圧着させる。この際、半導体素子３は前記キャリアテー
プ１４によって保持されることになる。そして、半導体
素子３の裏面電位を取ることが必要な場合には、半導体
素子３を金属キャップ１５内に挿入させて半導体素子３
の裏面と金属キャップ１５の内側底面とをダイボンド剤
１６によって接着させる。次いで、半導体素子３をキャ
リアテープ１４ごとモールド金型（図示せず）内に型締
めし、トランスファーモールド法等によって封止樹脂１
３で封止する。なお、この際、半導体素子３の封止構造
は、第２図に示すような半導体素子３および金属キャン
プ１５を含む全体が覆われる構造の他に、半導体素子３
の上面側のみが封止樹脂１３で覆われる構造としてもよ
い。また、前記金属キャンプ１５を使用しない場合には
半導体素子３の全面を封止樹脂１３で覆うように封止さ
れる。
立てるには、先ず、キャリアテープ１４上にリード１２
を形成し、このリード１２のインナーリード部１２ａと
半導体素子３の突起電極３ａとを位置合わせした後、加
熱されたボンディングツール（図示せず）によって加熱
圧着させる。この際、半導体素子３は前記キャリアテー
プ１４によって保持されることになる。そして、半導体
素子３の裏面電位を取ることが必要な場合には、半導体
素子３を金属キャップ１５内に挿入させて半導体素子３
の裏面と金属キャップ１５の内側底面とをダイボンド剤
１６によって接着させる。次いで、半導体素子３をキャ
リアテープ１４ごとモールド金型（図示せず）内に型締
めし、トランスファーモールド法等によって封止樹脂１
３で封止する。なお、この際、半導体素子３の封止構造
は、第２図に示すような半導体素子３および金属キャン
プ１５を含む全体が覆われる構造の他に、半導体素子３
の上面側のみが封止樹脂１３で覆われる構造としてもよ
い。また、前記金属キャンプ１５を使用しない場合には
半導体素子３の全面を封止樹脂１３で覆うように封止さ
れる。
封止樹脂１３が硬化し樹脂パッケージが形成された後、
キャリアテープごと前記樹脂パッケージをモールド金型
から離型させる。次いで、リード１２のアウターリード
部１２ｂを切断することにより樹脂パッケージをキャリ
アテープ１４から分断させ、このアウターリード部１２
ｂを所定形状にリードフォミングしてテープキャリアパ
ッケージ型半導体装置１１が完成される。本発明に係る
ＰＧＡ型半導体装置は、以上のようにして形成されたテ
ープキャリアパッケージ型半導体装置１１を第１図に示
すようにＰＧＡ基板１上に表面実装して得られる。すな
わち、ＰＧＡ基板１上の配線パターン１ａに前記テープ
キャリアパッケージ型半導体装置１１のアウターリード
部１２ｂを位置決めし、これらを半田等の導電性接合剤
１７で接合してＰＧＡ型半導体装置が完成されることに
なる。
キャリアテープごと前記樹脂パッケージをモールド金型
から離型させる。次いで、リード１２のアウターリード
部１２ｂを切断することにより樹脂パッケージをキャリ
アテープ１４から分断させ、このアウターリード部１２
ｂを所定形状にリードフォミングしてテープキャリアパ
ッケージ型半導体装置１１が完成される。本発明に係る
ＰＧＡ型半導体装置は、以上のようにして形成されたテ
ープキャリアパッケージ型半導体装置１１を第１図に示
すようにＰＧＡ基板１上に表面実装して得られる。すな
わち、ＰＧＡ基板１上の配線パターン１ａに前記テープ
キャリアパッケージ型半導体装置１１のアウターリード
部１２ｂを位置決めし、これらを半田等の導電性接合剤
１７で接合してＰＧＡ型半導体装置が完成されることに
なる。
したがって、ＰＧＡ基板１に半導体素子挿入用の座ぐり
部１ｂが不要になり、ＰＧＡ基板１を容易に製造するこ
とができる。また、半導体素子３は封止樹脂１３をモー
ルド成形することにより封止されているため、高耐湿性
を得るための部材（ダム８、キャンプ９等）数を減らす
ことができるから、簡単な構造で耐湿性の高いＰＧＡ型
半導体装置が得られる。なお、耐湿性は通常のプラスチ
ックパッケージ型半導体装置と同等であり、従来のＰＧ
Ａ型半導体装置に較べて良い結果が得られた。
部１ｂが不要になり、ＰＧＡ基板１を容易に製造するこ
とができる。また、半導体素子３は封止樹脂１３をモー
ルド成形することにより封止されているため、高耐湿性
を得るための部材（ダム８、キャンプ９等）数を減らす
ことができるから、簡単な構造で耐湿性の高いＰＧＡ型
半導体装置が得られる。なお、耐湿性は通常のプラスチ
ックパッケージ型半導体装置と同等であり、従来のＰＧ
Ａ型半導体装置に較べて良い結果が得られた。
一般に、テープキャリアパッケージ型半導体装置は、ア
ウターリードのピッチが０．２〜０．２５鶴であり、通
常のプラスチックパッケージ型半導体装置のリードのピ
ンチは０．５ ｔｍ以上であるために、通常のプラスチ
ックパッケージ型半導体装置に較べてリードのピッチが
非常に小さく取り扱い性が悪いが、本発明に示すように
テープキャリアパッケージ１１をＰＧＡ基板１上に搭載
することによって取り扱い性が改善され使い易くなり、
実装後に手直しするようなことが減り、不良率が低減さ
れる。
ウターリードのピッチが０．２〜０．２５鶴であり、通
常のプラスチックパッケージ型半導体装置のリードのピ
ンチは０．５ ｔｍ以上であるために、通常のプラスチ
ックパッケージ型半導体装置に較べてリードのピッチが
非常に小さく取り扱い性が悪いが、本発明に示すように
テープキャリアパッケージ１１をＰＧＡ基板１上に搭載
することによって取り扱い性が改善され使い易くなり、
実装後に手直しするようなことが減り、不良率が低減さ
れる。
なお、本実施例ではＰＧＡ基板１上にテープキャリアパ
ッケージ型半導体装置１１を一個実装した例を示したが
、本発明はこのような限定にとられれることなく、ＰＧ
Ａ基板１上にテープキャリアパッケージ型半導体装置１
１を複数個実装してもよく、さらに、チップコンデンサ
、チップ抵抗等のチップ部品を同時に実装してもよい。
ッケージ型半導体装置１１を一個実装した例を示したが
、本発明はこのような限定にとられれることなく、ＰＧ
Ａ基板１上にテープキャリアパッケージ型半導体装置１
１を複数個実装してもよく、さらに、チップコンデンサ
、チップ抵抗等のチップ部品を同時に実装してもよい。
以上説明したように本発明によれば、モールド樹脂でパ
ッケージが形成されたテープキャリアパッケージ型半導
体装置をピングリッドアレイ基板上に表面実装したため
、ＰＧＡ基板に半導体素子挿入用の座ぐり部が不要にな
り、ＰＧＡ基板を容易に製造することができ、ＰＧＡ基
板の製造コストを低く抑えることができる。また１、半
導体素子は封止樹脂をモールド成形することにより封止
されているため、高耐湿性を得るための部材数を減らす
ことができ構造が簡略化される。したがって、高密度実
装が可能でしかも耐湿性の高いＰＧＡ型半導体装置を安
価に得ることができる。
ッケージが形成されたテープキャリアパッケージ型半導
体装置をピングリッドアレイ基板上に表面実装したため
、ＰＧＡ基板に半導体素子挿入用の座ぐり部が不要にな
り、ＰＧＡ基板を容易に製造することができ、ＰＧＡ基
板の製造コストを低く抑えることができる。また１、半
導体素子は封止樹脂をモールド成形することにより封止
されているため、高耐湿性を得るための部材数を減らす
ことができ構造が簡略化される。したがって、高密度実
装が可能でしかも耐湿性の高いＰＧＡ型半導体装置を安
価に得ることができる。
第１図は本発明に係るＰＧＡ型半導体装置を示す断面図
、第２図はモールド樹脂でパッケージが形成された本発
明に係るテープキャリアパッケージ型半導体装置を示す
断面図、第３図はワイヤーボンディング法によって半導
体素子とＰＧＡ基板の配線パターンとが接続された従来
のＰＧＡ型半導体装置を示す断面図、第４図はＴＡＢ法
によって半導体素子とＰＧＡ基板の配線パターンとが接
続された従来のＰＧＡ型半導体装置を示す断面図である
。 １・・・・ピングリッドアレイ基板、３・・・・半導体
素子、１１・・・・テープキャリアパッケージ型半導体
装置、１３・・・・封止樹脂。 第１ 図
、第２図はモールド樹脂でパッケージが形成された本発
明に係るテープキャリアパッケージ型半導体装置を示す
断面図、第３図はワイヤーボンディング法によって半導
体素子とＰＧＡ基板の配線パターンとが接続された従来
のＰＧＡ型半導体装置を示す断面図、第４図はＴＡＢ法
によって半導体素子とＰＧＡ基板の配線パターンとが接
続された従来のＰＧＡ型半導体装置を示す断面図である
。 １・・・・ピングリッドアレイ基板、３・・・・半導体
素子、１１・・・・テープキャリアパッケージ型半導体
装置、１３・・・・封止樹脂。 第１ 図
Claims (1)
- モールド樹脂でパッケージが形成されたテープキャリア
パッケージ型半導体装置をピングリッドアレイ基板上に
表面実装したことを特徴とするピングリッドアレイ型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284442A JPH02129937A (ja) | 1988-11-09 | 1988-11-09 | ピングリッドアレイ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284442A JPH02129937A (ja) | 1988-11-09 | 1988-11-09 | ピングリッドアレイ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129937A true JPH02129937A (ja) | 1990-05-18 |
Family
ID=17678597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284442A Pending JPH02129937A (ja) | 1988-11-09 | 1988-11-09 | ピングリッドアレイ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129937A (ja) |
-
1988
- 1988-11-09 JP JP63284442A patent/JPH02129937A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| CA1229933A (en) | Plastic pin grid array chip carrier | |
| US4079511A (en) | Method for packaging hermetically sealed integrated circuit chips on lead frames | |
| US5073817A (en) | Resin encapsulated semiconductor device with heat radiator | |
| CA1266725A (en) | Integrated circuit chips mounting and packaging assembly | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| US4054938A (en) | Combined semiconductor device and printed circuit board assembly | |
| JPH02501873A (ja) | 高密度電子パッケージ及びその製造方法 | |
| GB2057757A (en) | Moulded lead frame dual in-line package and fabrication method therefor | |
| JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| JPH06244360A (ja) | 半導体装置 | |
| US4907061A (en) | Electronic device | |
| JPH03112688A (ja) | Ｉｃカード | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| US5872026A (en) | Process of fabricating an integrated circuit die package having a plurality of pins | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH01198351A (ja) | 電子素子とそのコンタクトを基板上に固定する方法 | |
| JP3127584B2 (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPH02129937A (ja) | ピングリッドアレイ型半導体装置 | |
| JPS6027181B2 (ja) | 半導体装置の製造方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 |