JPH0213074A - マルチチャンネル画像表示回路 - Google Patents
マルチチャンネル画像表示回路Info
- Publication number
- JPH0213074A JPH0213074A JP63162917A JP16291788A JPH0213074A JP H0213074 A JPH0213074 A JP H0213074A JP 63162917 A JP63162917 A JP 63162917A JP 16291788 A JP16291788 A JP 16291788A JP H0213074 A JPH0213074 A JP H0213074A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- period
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はテレビジョン画面に、例えば各チャンネルの
受イ６画像を分割表示するマルチチャンネル画像表示回
路に関する。
受イ６画像を分割表示するマルチチャンネル画像表示回
路に関する。
（従来の技術）
近時、プレビジョン受像機のヂＶンネルサーチ動作を補
充覆る機能として、第４図に示１ように、各チャンネル
を受信して１！］られる画像情報を、子画面情報として
分割表示し、右信号チｔｊンネルとその両面情報とを知
らしめるマルチチャンネル画像表示回路が提供されてい
る。尚、第４図゛Ｃは、主画面の中に、上記マルチチャ
ンネル画像を表示しているが、両面全体にマルチチャン
ネル画像を表示する場合もある。
充覆る機能として、第４図に示１ように、各チャンネル
を受信して１！］られる画像情報を、子画面情報として
分割表示し、右信号チｔｊンネルとその両面情報とを知
らしめるマルチチャンネル画像表示回路が提供されてい
る。尚、第４図゛Ｃは、主画面の中に、上記マルチチャ
ンネル画像を表示しているが、両面全体にマルチチャン
ネル画像を表示する場合もある。
第５図は上記マルチチャンネル画像表示回路を示す構成
図である。
図である。
第５図において、アンブナ５１に誘起した高周波信号は
、１゛Ｖヂコーナ５２により希望ヂｔ７ンネル信号の選
択された中間周波（ＩＦ）信号どなって映像検波回路５
３に入る。映像検波回路５３の出力は、クロマ信号と輝
度信号を別々に処理する十両面信号処１ｊ１１回路５４
に入力し、Ｒ−Ｙ及びＢ−Ｙ信８と、Ｙ ４＋ｊ ＠に
分離Ｊる。これらＲ−Ｙ、Ｂ−Ｙ及び−Ｙ （、Ｈ号は
、画面切替回路５５を介してＣＦ≧Ｔ５６に供給され、
主画面情報として表示されるＪ：うになっている。
、１゛Ｖヂコーナ５２により希望ヂｔ７ンネル信号の選
択された中間周波（ＩＦ）信号どなって映像検波回路５
３に入る。映像検波回路５３の出力は、クロマ信号と輝
度信号を別々に処理する十両面信号処１ｊ１１回路５４
に入力し、Ｒ−Ｙ及びＢ−Ｙ信８と、Ｙ ４＋ｊ ＠に
分離Ｊる。これらＲ−Ｙ、Ｂ−Ｙ及び−Ｙ （、Ｈ号は
、画面切替回路５５を介してＣＦ≧Ｔ５６に供給され、
主画面情報として表示されるＪ：うになっている。
５７は前記主画面信号処理回路５４から出力するＲ−Ｙ
、Ｂ−Ｙ及び−Ｙ信号を、マルチプレクサの切替り３作
ににって時分割多重信号に変換する時分割切替回路であ
る。この時分割切Ｈ回路５７の出力は、アナログ／デジ
タル変換器（以下△／Ｄ変換器と略７１”）５８でデジ
タル信号化し、デジタル信号処理回路５９に入カリ−る
。デジタル信号処理回路５９は、アドレス信号を発生し
てデジタル化された画像信号をマルチｉ−ｔｔンネル分
占込が可能な表示用画像メモリ６０に謁込む。また、デ
ジタル信号処理回路５９は、画像メ〔す６０を読出し制
御し、受イへ時内込／νだｆｆ、’を分割多重形式の画
像信号をＤ／Δ変換３６１を介しで両面切呂回路５５に
供給する。画面切替回路５５は、デジタル信号処理回路
５９からの切替制御１５１号によって、−１画面伯号と
マルチヂャンネル画Ｆ＆（８号とを選択的に切替出力し
て第４図に示１１Ｊ、う４１画像を表示Ｊること１こな
る。尚、デジタル信号処理回路５９は、時分割切替回路
５７に所定の切分制御イ１１号を供給している。
、Ｂ−Ｙ及び−Ｙ信号を、マルチプレクサの切替り３作
ににって時分割多重信号に変換する時分割切替回路であ
る。この時分割切Ｈ回路５７の出力は、アナログ／デジ
タル変換器（以下△／Ｄ変換器と略７１”）５８でデジ
タル信号化し、デジタル信号処理回路５９に入カリ−る
。デジタル信号処理回路５９は、アドレス信号を発生し
てデジタル化された画像信号をマルチｉ−ｔｔンネル分
占込が可能な表示用画像メモリ６０に謁込む。また、デ
ジタル信号処理回路５９は、画像メ〔す６０を読出し制
御し、受イへ時内込／νだｆｆ、’を分割多重形式の画
像信号をＤ／Δ変換３６１を介しで両面切呂回路５５に
供給する。画面切替回路５５は、デジタル信号処理回路
５９からの切替制御１５１号によって、−１画面伯号と
マルチヂャンネル画Ｆ＆（８号とを選択的に切替出力し
て第４図に示１１Ｊ、う４１画像を表示Ｊること１こな
る。尚、デジタル信号処理回路５９は、時分割切替回路
５７に所定の切分制御イ１１号を供給している。
６２は’ＭＩＨｉ用マイク１］コンピュータ（以下ＣＰ
Ｕと略り）であり、ＣＰＵｆ３２１よＰＬＬ回路６３を
介しＵＴＶチューブ５２の受信制御を行う。また、ＣＰ
Ｕ６２は、前記デジタル信号処理回路５つに書込：’ｌ
司信号を供給している。デジタル信号処理回路５９は、
この２）込許可信号の発生期間に画像メし・す６０に７
１１込を行う。
Ｕと略り）であり、ＣＰＵｆ３２１よＰＬＬ回路６３を
介しＵＴＶチューブ５２の受信制御を行う。また、ＣＰ
Ｕ６２は、前記デジタル信号処理回路５つに書込：’ｌ
司信号を供給している。デジタル信号処理回路５９は、
この２）込許可信号の発生期間に画像メし・す６０に７
１１込を行う。
６４は映像検波回路５３の出力より同期信号を分離する
同期分離回路であり、この回路６４より出力する水平及
び垂直の同期分離成分Ｈ（）、、 Ｖ Ｄを、デジタル
信号処理回路５９に供給する。前記デジタル信号処理回
路６９は、これらの同期分離成分を、前記書込アドレス
信号の基準となる同期信号として用いている。
同期分離回路であり、この回路６４より出力する水平及
び垂直の同期分離成分Ｈ（）、、 Ｖ Ｄを、デジタル
信号処理回路５９に供給する。前記デジタル信号処理回
路６９は、これらの同期分離成分を、前記書込アドレス
信号の基準となる同期信号として用いている。
第６図は第４図に示したような４チヤンネルのマルチチ
ャンネル画像を表示する動作概要のタイミングチャート
を示している。同図中、（Ａ）は選局動作を示し、ＰＬ
Ｌ回路６３からの選局信号が順次切替えられることによ
って、チャンネル１．チ１ｊンネル２・・・というよう
に、所定の間隔をおいて各ヂ１／ンネルが切替選択受信
される。（Ｂ）はＣＰＵ６２からの書込許可信号を示し
、１つのヂＶンネルを受信し終えるごとに発生している
。書込動作は、（Ｃ）に示すように、前記書込許可信号
の発生期間に同期して行われ、チャンネル１〜４までの
受信信号を画像メモリ６０に書込むことができる。
ャンネル画像を表示する動作概要のタイミングチャート
を示している。同図中、（Ａ）は選局動作を示し、ＰＬ
Ｌ回路６３からの選局信号が順次切替えられることによ
って、チャンネル１．チ１ｊンネル２・・・というよう
に、所定の間隔をおいて各ヂ１／ンネルが切替選択受信
される。（Ｂ）はＣＰＵ６２からの書込許可信号を示し
、１つのヂＶンネルを受信し終えるごとに発生している
。書込動作は、（Ｃ）に示すように、前記書込許可信号
の発生期間に同期して行われ、チャンネル１〜４までの
受信信号を画像メモリ６０に書込むことができる。
第７図はチャンネル１〜４までの４画面分の受信画像を
書込むときのアドレスマツプを示す。
書込むときのアドレスマツプを示す。
（ａ）はチャンネル１に、（ｂ）はチャンネル２に、（
Ｃ）はチャンネル３に、（ｄ）はチャンネル４にそれぞ
れ対応している。これらの図から判るＪ、うに、各ブト
ンネルの受信信号に対する一水平走査周期当りのアドレ
ス数は５６であり、水平同期分離成分トＩＤをデジタル
信号処理回路５９が処理するたびに、書込アドレスカウ
ンタは、（音）１６８だけカウント値が増加し、続けて
次の水平周期の書込アドレスを力「ンンｌ−Ｊる。例え
ばチャンネル１の、−！）込中において、１フイ一ルド
分のデータの、η込を終えると、垂直回期分離成分ＶＤ
を検出した１Ｇ、書込アドレスは、（−）２４９２０だ
け加Ｖ）され、アドレスＯＭ地に戻り、次のフィールド
の書込を行う。そして、ＣＰ Ｕ ６２が書込許可信号
の発生を停止すると、デジタル信号処理回路５９は、１
フイ一ルド分の書込を完全に終えたあと、次の垂直同期
分離成分ＶＤを処理して、古込アドレスカウンクに（−
）２４８６４だけの加専を行い、アドレスをチＩｔンネ
ル２の」込スタートアドレスである５６にセットする。
Ｃ）はチャンネル３に、（ｄ）はチャンネル４にそれぞ
れ対応している。これらの図から判るＪ、うに、各ブト
ンネルの受信信号に対する一水平走査周期当りのアドレ
ス数は５６であり、水平同期分離成分トＩＤをデジタル
信号処理回路５９が処理するたびに、書込アドレスカウ
ンタは、（音）１６８だけカウント値が増加し、続けて
次の水平周期の書込アドレスを力「ンンｌ−Ｊる。例え
ばチャンネル１の、−！）込中において、１フイ一ルド
分のデータの、η込を終えると、垂直回期分離成分ＶＤ
を検出した１Ｇ、書込アドレスは、（−）２４９２０だ
け加Ｖ）され、アドレスＯＭ地に戻り、次のフィールド
の書込を行う。そして、ＣＰ Ｕ ６２が書込許可信号
の発生を停止すると、デジタル信号処理回路５９は、１
フイ一ルド分の書込を完全に終えたあと、次の垂直同期
分離成分ＶＤを処理して、古込アドレスカウンクに（−
）２４８６４だけの加専を行い、アドレスをチＩｔンネ
ル２の」込スタートアドレスである５６にセットする。
続いて、書込許可信号がデジタル４：Ｉ号処理回路５９
に転送されると、前記５６番地よりヂ１／ンネル２の受
信信号を画像メモリ６０に吉込むことができる。尚、ア
ドレス配置が、チャンネル１の両面右端とチャンネル２
の画面左端、チトンネル２の画面右端とチャンネル３の
画面左端。
に転送されると、前記５６番地よりヂ１／ンネル２の受
信信号を画像メモリ６０に吉込むことができる。尚、ア
ドレス配置が、チャンネル１の両面右端とチャンネル２
の画面左端、チトンネル２の画面右端とチャンネル３の
画面左端。
チャンネル３０画面右端とチＡ１ンネル４の画面左端、
及びヂトンネル４の画面左端とチャンネル１の画面右端
でそれぞれ一致しているのは、読出し時に、主画面イ月
号におする水平同期分離成分をトリガとした講出しアド
レスのカウントを容易にする為である。
及びヂトンネル４の画面左端とチャンネル１の画面右端
でそれぞれ一致しているのは、読出し時に、主画面イ月
号におする水平同期分離成分をトリガとした講出しアド
レスのカウントを容易にする為である。
ここで、−水型走査周期当りのアドレスカランｌ−動作
を第８図を参ｉｊ’、、（シて説明づる。第８図におい
て、（ａ）は水平同期分離出力を示し、（ｂ）は（ａ）
に対づるμＩ込み動作期間を示Ｊ０デジタル信号処理回
路５９は、水平同期分離成分ＨＤをトリガとして書込ア
ドレスカウンタをカウント動作させる。
を第８図を参ｉｊ’、、（シて説明づる。第８図におい
て、（ａ）は水平同期分離出力を示し、（ｂ）は（ａ）
に対づるμＩ込み動作期間を示Ｊ０デジタル信号処理回
路５９は、水平同期分離成分ＨＤをトリガとして書込ア
ドレスカウンタをカウント動作させる。
ロウレベルであるパルス（分離成分）期間はアドレスカ
ウント用クロックの発生が停止されており、パルス期間
が終了してハイレベルになると、アドレスカウント用ク
ロックを発生する。通常、水平帰線ｉｉ’ｉ六期間は、
水平周期６３ 、５［μＳｅＣ］の１６Ｌ％〕であるた
め、分離成分！１ Ｄの期間は略１０、２ ［μ５ＯＣ
１となり、これより、有効画面ＩＩｌ？ｓｌは略５３．
３ ［μ５ｃｃｌとなる。店込朋間１１ｔ；Ｌ、Ａ−パ
ース−）鵞Ｉン率に合わＵて決定され、この場合、水平
方向のオーバースキトン率を１０［％］と仮定すると、
受信信号の書込期間ＴＷは、ＴＷ ＝５３．３ ［μ５
ｅｃｌＸ （１−０，１）＝・’１８．０［μｓｅｃ
］ ・・・■となる。また、有効画面
期間内での書込停止期間ＴＳは、（５３，３−４８，０
＞／２より、Ｔｓ ＝ ２ 、６７ ［μ５ＱＣＩ
・・’■が求められる。
ウント用クロックの発生が停止されており、パルス期間
が終了してハイレベルになると、アドレスカウント用ク
ロックを発生する。通常、水平帰線ｉｉ’ｉ六期間は、
水平周期６３ 、５［μＳｅＣ］の１６Ｌ％〕であるた
め、分離成分！１ Ｄの期間は略１０、２ ［μ５ＯＣ
１となり、これより、有効画面ＩＩｌ？ｓｌは略５３．
３ ［μ５ｃｃｌとなる。店込朋間１１ｔ；Ｌ、Ａ−パ
ース−）鵞Ｉン率に合わＵて決定され、この場合、水平
方向のオーバースキトン率を１０［％］と仮定すると、
受信信号の書込期間ＴＷは、ＴＷ ＝５３．３ ［μ５
ｅｃｌＸ （１−０，１）＝・’１８．０［μｓｅｃ
］ ・・・■となる。また、有効画面
期間内での書込停止期間ＴＳは、（５３，３−４８，０
＞／２より、Ｔｓ ＝ ２ 、６７ ［μ５ＱＣＩ
・・’■が求められる。
即ら、デジタル信号処理回路５９は、−水平周期の信ン
）を、オーバースキ１？ンを前売して前後の分離成分１
−ＩＤよりそれぞれ略２．６７［μ５ｅｃｌ内側のζ号
を画像メしり６０にと込んでいる。
）を、オーバースキ１？ンを前売して前後の分離成分１
−ＩＤよりそれぞれ略２．６７［μ５ｅｃｌ内側のζ号
を画像メしり６０にと込んでいる。
ところ（゛、無信号ヂトンネルを受信した場合を考える
。この場合、同期分離回路６４から出力する同期分離出
力はノイズであるが、同期分離用時定数回路の性質によ
り、水平周期に近いノイズ性パルスが現れる。従って、
無信号ヂレンネル受信時のノイズによる分離成分の間隔
は、一般に規定の水平周期より短く、ＴＳＩ−ＴＷより
短い間隔で出現すると、出込朋間中に次の分離成分が発
生して、ｊ）込アドレスカウンタが５６カウントを終え
ないうらに、アドレスの加ＩＩ（＋１６８）を行ってし
まう。
。この場合、同期分離回路６４から出力する同期分離出
力はノイズであるが、同期分離用時定数回路の性質によ
り、水平周期に近いノイズ性パルスが現れる。従って、
無信号ヂレンネル受信時のノイズによる分離成分の間隔
は、一般に規定の水平周期より短く、ＴＳＩ−ＴＷより
短い間隔で出現すると、出込朋間中に次の分離成分が発
生して、ｊ）込アドレスカウンタが５６カウントを終え
ないうらに、アドレスの加ＩＩ（＋１６８）を行ってし
まう。
このＩこめ、−水」Ｌ周１Ｉｌｌごと信号を書込むこと
ができなくなり、隣の升ヤンネルの表示枠に無信号チャ
ンネルの（ｆｉ号が表示され、表示枠に対する絵柄のず
れが起きる。この絵柄のずれが起きると、右信号チャン
ネルの表示を正しく行うことができなくなる。
ができなくなり、隣の升ヤンネルの表示枠に無信号チャ
ンネルの（ｆｉ号が表示され、表示枠に対する絵柄のず
れが起きる。この絵柄のずれが起きると、右信号チャン
ネルの表示を正しく行うことができなくなる。
従来このような、無信号チャンネルを受信した時の誤動
作を防止ケるため、無信号チ１７ンネルを受信したとぎ
に、萌記２．６７［μ５ｅｃ１以上の書込停止期間Ｔｓ
を設定している。水平同期分離成分ＨＤの間隔のばらつ
きは、同期分離回路６４の性能によっても異なるが、例
えば最大±４［μ５ｅｃｌという幅を何しているとする
と、ノイズ性パルスが最大７１［μｓｅｃ ］短い周期
となってし、５６カウント終了するように、ＴＳを長め
に設定している。
作を防止ケるため、無信号チ１７ンネルを受信したとぎ
に、萌記２．６７［μ５ｅｃ１以上の書込停止期間Ｔｓ
を設定している。水平同期分離成分ＨＤの間隔のばらつ
きは、同期分離回路６４の性能によっても異なるが、例
えば最大±４［μ５ｅｃｌという幅を何しているとする
と、ノイズ性パルスが最大７１［μｓｅｃ ］短い周期
となってし、５６カウント終了するように、ＴＳを長め
に設定している。
しかし、このにうな書込停止期間を長めにとって誤動作
の余裕をらたぜることは、Ａ−バースキャン率１６［％
］ Ｊ：り大きく画像信号を捨てることであり、情報量
が不足する。
の余裕をらたぜることは、Ａ−バースキャン率１６［％
］ Ｊ：り大きく画像信号を捨てることであり、情報量
が不足する。
また、無信号チャンネルを受信した場合、これの表示は
行わず、右信号ヂトンネルのみを表示することｆＪ考え
られるが、寸べての放送ヂ１？ンネルが（ｒ在しないよ
うな時間帯に操作を行うことを考えると、マルチチャン
ネル画像表示回路としての機能を発Ｆ１ｊできない。
行わず、右信号ヂトンネルのみを表示することｆＪ考え
られるが、寸べての放送ヂ１？ンネルが（ｒ在しないよ
うな時間帯に操作を行うことを考えると、マルチチャン
ネル画像表示回路としての機能を発Ｆ１ｊできない。
（発明が解決しようどする課題）
ンルヂチ【・ンネル画像表示機能を有した従来のテレビ
シコン受ＢＩ機では、無信号チャンネル受（５□時のノ
イズ性パルスによる水平周期分離成分のばらつきにより
、書込誤動作を起こ寸。このため、水平回期分離成分か
ら所定期間書込を行わない、害込停はｍｍ間を長くする
ことが行われているが、オーバースキャン率を越えて画
像を削除することになるので、情報（′２１が不足する
という欠点があっ）こ 。
シコン受ＢＩ機では、無信号チャンネル受（５□時のノ
イズ性パルスによる水平周期分離成分のばらつきにより
、書込誤動作を起こ寸。このため、水平回期分離成分か
ら所定期間書込を行わない、害込停はｍｍ間を長くする
ことが行われているが、オーバースキャン率を越えて画
像を削除することになるので、情報（′２１が不足する
という欠点があっ）こ 。
この発明は上記問題点を除去し、書込誤動作の防止と、
右信号チトンネルの情報愼を減らさないようにしたマル
チチャンネル画像表示回路の提供を目的とする。
右信号チトンネルの情報愼を減らさないようにしたマル
チチャンネル画像表示回路の提供を目的とする。
［発明の構成］
（課題を解決するための手段）
この発明は、Ｔ Ｖ信号量イ３手段（１２，１３，２３
）と、この手段によって順次受信した複数チｌ／ンネル
分の受信画像信号を書込む画像メモリ（２０）と、複数
チャンネル分の受信信号より同期分離成分を分１ｉｌｌ
ｌする同期分離手段（２４）と、この同期分−（手段の
出力における水平同期分離成分の周期が所定周期より長
いか短いかを判定する判定手段（２２）と、前記画像メ
モリをアクセスするアドレスカウンタ。
）と、この手段によって順次受信した複数チｌ／ンネル
分の受信画像信号を書込む画像メモリ（２０）と、複数
チャンネル分の受信信号より同期分離成分を分１ｉｌｌ
ｌする同期分離手段（２４）と、この同期分−（手段の
出力における水平同期分離成分の周期が所定周期より長
いか短いかを判定する判定手段（２２）と、前記画像メ
モリをアクセスするアドレスカウンタ。
そのカウント用り［１ツクを発生リ−るクロック発生器
及び所定分周比を有Ｊる分周器を備え、受信したそれぞ
れのヂャンネルに関する前記判定手段の出）Ｊに従って
、所定周期より短い場合は前記クロック発生器の出力を
アドレスカウンタに供給し、所定周期より長い場合は前
記分周器の出力をアドレスカウンタに供給して、前記画
像メ［りの１１１込制御を行うデジタル信号処理手段（
１９）とを具備し、無イ１；号ヂャンネルの受信信号を
、水平同期分離成分の周期のばらつぎに拘らず、−水平
同期分ごと画像メモリに古込むようにしたことを特徴と
Ｊる。
及び所定分周比を有Ｊる分周器を備え、受信したそれぞ
れのヂャンネルに関する前記判定手段の出）Ｊに従って
、所定周期より短い場合は前記クロック発生器の出力を
アドレスカウンタに供給し、所定周期より長い場合は前
記分周器の出力をアドレスカウンタに供給して、前記画
像メ［りの１１１込制御を行うデジタル信号処理手段（
１９）とを具備し、無イ１；号ヂャンネルの受信信号を
、水平同期分離成分の周期のばらつぎに拘らず、−水平
同期分ごと画像メモリに古込むようにしたことを特徴と
Ｊる。
（０用）
この発明によれば、同期分離手段より出力Ｊる水平同期
分離成分が、所定の水平周期より短い場合は、無償８ヂ
Ａｊンネルを受（５したと判定して、書込Ｉドレス発生
用り［１ツクの周波数を高くする。
分離成分が、所定の水平周期より短い場合は、無償８ヂ
Ａｊンネルを受（５したと判定して、書込Ｉドレス発生
用り［１ツクの周波数を高くする。
これによって、−水平周期におＧ）る書込を、通常周期
より短い詩間内で終了し、従来のように、；１）送期間
中に次の水平同期分離成分が到来して、各１トンネルの
受信信号がそれぞれの表示枠からずれて表示されるとい
うことはなくなる。
より短い詩間内で終了し、従来のように、；１）送期間
中に次の水平同期分離成分が到来して、各１トンネルの
受信信号がそれぞれの表示枠からずれて表示されるとい
うことはなくなる。
（実施例）
以下、この発明を図示の実施例によって説明する。
第１図はこの発明に係るマルチチャンネル画像表示回路
の一実施例を示すブロック図であり、第２図は第１図の
構成の一部を詳述する回路図ぐある。
の一実施例を示すブロック図であり、第２図は第１図の
構成の一部を詳述する回路図ぐある。
第１図において、１１はＴＶ放送信号用アンテナ、１２
はＴＶチ］−ノ、１３は映像検波回路、１４は主画面信
号処理回路、１５は前記主画面信号処理回路１４からの
主画面信号と、ンルチチ１１ンネル画像信号との切開を
行う画面切替回路、１６は画面切替回路１５からの出力
を表示するＣ ＲＴ ′ｃある。２２はＴＶチューナ１
２の選局制御を行うｃ ｐ ｕであり、ＰＬＬ回路２３
を介し°（１−■チューナ１２を制御している。
はＴＶチ］−ノ、１３は映像検波回路、１４は主画面信
号処理回路、１５は前記主画面信号処理回路１４からの
主画面信号と、ンルチチ１１ンネル画像信号との切開を
行う画面切替回路、１６は画面切替回路１５からの出力
を表示するＣ ＲＴ ′ｃある。２２はＴＶチューナ１
２の選局制御を行うｃ ｐ ｕであり、ＰＬＬ回路２３
を介し°（１−■チューナ１２を制御している。
主画面信号処理回路１４は、２つの色差信号Ｒ−Ｙ、Ｂ
−Ｙと、−Ｙ信号を出力し、これらをそれぞれ時分割切
替回路１７にも供給している。時分割切替回路１７はマ
ルチプレクサによって構成し、各Ｒ−Ｙ、Ｂ−Ｙ、−Ｙ
信号をそれぞれ時分割してＡ／Ｄ変換器１８に供給する
。Ａ／Ｄ変換器１８からは、複合映像信号のかたちでデ
ジタル画像信号が得られ、アジタル信号処理回路１９に
入る。前記映像検波回路１３の出力番よ同期分離回路２
４に入力し、開明分離されて得られる垂直及び水平同期
分離出力は、前記アジタル信号処理回路１９に書込アド
レス信号等の基準（１８号として入力している。
−Ｙと、−Ｙ信号を出力し、これらをそれぞれ時分割切
替回路１７にも供給している。時分割切替回路１７はマ
ルチプレクサによって構成し、各Ｒ−Ｙ、Ｂ−Ｙ、−Ｙ
信号をそれぞれ時分割してＡ／Ｄ変換器１８に供給する
。Ａ／Ｄ変換器１８からは、複合映像信号のかたちでデ
ジタル画像信号が得られ、アジタル信号処理回路１９に
入る。前記映像検波回路１３の出力番よ同期分離回路２
４に入力し、開明分離されて得られる垂直及び水平同期
分離出力は、前記アジタル信号処理回路１９に書込アド
レス信号等の基準（１８号として入力している。
しかして、木実施例て゛は、１）１１記ＣＰＵ２２で同
期分離回路２４からの水平同期分離出力を入力し、その
分離成分の周期を判定しＣいる。これにより、ＣＰ Ｕ
２２は書込許可信号と共に、前記水平周１１ＪＩ分離
成分の周期を判定した判定信号を前記デジタル信号処理
回路１９（端子Ｐ’１）に供給している。デジタル処理
回路１９は、これら−１込許可信号と判定信号とににっ
て、書込アドレスを発生することになる。
期分離回路２４からの水平同期分離出力を入力し、その
分離成分の周期を判定しＣいる。これにより、ＣＰ Ｕ
２２は書込許可信号と共に、前記水平周１１ＪＩ分離
成分の周期を判定した判定信号を前記デジタル信号処理
回路１９（端子Ｐ’１）に供給している。デジタル処理
回路１９は、これら−１込許可信号と判定信号とににっ
て、書込アドレスを発生することになる。
第２図に示Ｊ回路は、上記デジタル信号処理回路１つに
おける５髪）込アドレス発生手段の構成を示Ｊ。
おける５髪）込アドレス発生手段の構成を示Ｊ。
°第２図において、端子Ｐ２には書込アドレスをカウン
トするクロックの入力端子である。このり［］ツクの周
波数を２ｆＯとする。
トするクロックの入力端子である。このり［］ツクの周
波数を２ｆＯとする。
一方、ｃ ｐ Ｕ ２２から導出する判定信号は、端子
ＰＩ （第１図参照）に導かれる。この場合、ハイレ
ベルのとぎ水平同期分離出力のパルス周期が所定周期に
り短く無信号チトンネルを受信したことヲ意味し、ロウ
レベルのとき通常のばらつきの範囲内で右信号チャンネ
ルを受信していることを意味する。この判定信号は、前
記入力端子Ｐ２からのタロツクを１／２分周器３１を介
して入力するオアグーｉ・３２ににって、「０周波数の
り１コツクと論理和をとる。また、２’ｌ’Ｏのり１」
ツクは、１）ａ記判定信丹をノッ［・グーｉ〜３３を介
して入力するオアグー１〜３４に入力し、判定信号の反
転論理出力との論理和をとる。オアゲート３２の出力と
、オアゲート３４出力とは、それぞれアンドゲート３５
に入る。このアントゲ−１・３５の出力は、書込アドレ
スカウンタ３Ｇのカウント入力とイ【る。
ＰＩ （第１図参照）に導かれる。この場合、ハイレ
ベルのとぎ水平同期分離出力のパルス周期が所定周期に
り短く無信号チトンネルを受信したことヲ意味し、ロウ
レベルのとき通常のばらつきの範囲内で右信号チャンネ
ルを受信していることを意味する。この判定信号は、前
記入力端子Ｐ２からのタロツクを１／２分周器３１を介
して入力するオアグーｉ・３２ににって、「０周波数の
り１コツクと論理和をとる。また、２’ｌ’Ｏのり１」
ツクは、１）ａ記判定信丹をノッ［・グーｉ〜３３を介
して入力するオアグー１〜３４に入力し、判定信号の反
転論理出力との論理和をとる。オアゲート３２の出力と
、オアゲート３４出力とは、それぞれアンドゲート３５
に入る。このアントゲ−１・３５の出力は、書込アドレ
スカウンタ３Ｇのカウント入力とイ【る。
尚、デジタル信号処理回路１９は、画像メモリ２０に占
込んだデータを、主画面信号に関する同期信号のタイミ
ングを基準に読出し、Ｄ／Ａ変換器２１を介して画面ｌ
、ｌＪ門回路１５に供給する。これにより、デジタル信
号処理回路１９からの子画面情報とじての画像（、ｉ；
−：がマルチ１−ヤンネル画面に表示されることになる
。
込んだデータを、主画面信号に関する同期信号のタイミ
ングを基準に読出し、Ｄ／Ａ変換器２１を介して画面ｌ
、ｌＪ門回路１５に供給する。これにより、デジタル信
号処理回路１９からの子画面情報とじての画像（、ｉ；
−：がマルチ１−ヤンネル画面に表示されることになる
。
このＪ、うな１１′４成のンネチチャンネル画像表示回
路は、同期分離回路２４より分離出力ずろ水平同期分離
成分１−ＩＤの周期がＣＰ Ｕ ２２によって判別され
一〇いるため、）（（（信号チ１１ンネルを受信したと
きには、ＣＰＵ２２からの判別出力がハイレベルとなる
。
路は、同期分離回路２４より分離出力ずろ水平同期分離
成分１−ＩＤの周期がＣＰ Ｕ ２２によって判別され
一〇いるため、）（（（信号チ１１ンネルを受信したと
きには、ＣＰＵ２２からの判別出力がハイレベルとなる
。
第２図の回路において、端子Ｐ１に導かれる判別伝号が
ハイレベルであると、１／２分周器３１からの「０周波
数のり〔１ツクがオアグー１〜３２によって遮断される
。また、ノットグー１・３３の出力はロウレベルとｔ３
るので、端子Ｐ２からの２ｒＯ周波数のクロックがＡア
ゲート３４を通過し、書込アドレスカウンタ３Ｇ１．よ
、オアゲート３４を通過した２「０周波数のクロックに
よってよ込アドレスを発生する。
ハイレベルであると、１／２分周器３１からの「０周波
数のり〔１ツクがオアグー１〜３２によって遮断される
。また、ノットグー１・３３の出力はロウレベルとｔ３
るので、端子Ｐ２からの２ｒＯ周波数のクロックがＡア
ゲート３４を通過し、書込アドレスカウンタ３Ｇ１．よ
、オアゲート３４を通過した２「０周波数のクロックに
よってよ込アドレスを発生する。
また、水平同期分離成分）−Ｉ Ｄが規定の水平周期の
範囲内゛Ｃある場合【、上、ＣＰ Ｕ ２２は右信号チ
ャンネルを受信したと判断とし、判別伝号のレベルをロ
ウレベルにする。端子Ｐ１の信号がロウレベルであると
、１／２分周器３１からのｒＯ周波数のクロック出力が
オアゲート３２を通過し、２ｒＯ周波枚のり「コックが
オアゲート３４によって遮断される。
範囲内゛Ｃある場合【、上、ＣＰ Ｕ ２２は右信号チ
ャンネルを受信したと判断とし、判別伝号のレベルをロ
ウレベルにする。端子Ｐ１の信号がロウレベルであると
、１／２分周器３１からのｒＯ周波数のクロック出力が
オアゲート３２を通過し、２ｒＯ周波枚のり「コックが
オアゲート３４によって遮断される。
これにより、書込アドレスカＣンンタ３６は、ｆＯ周波
数のり［コツつて゛１．ＩＳ込アドレスを発生づる。
数のり［コツつて゛１．ＩＳ込アドレスを発生づる。
こうして、デジタル信号処理回路１９は、無信号ヂトン
ネル受イ、１時に、２「０周波数のクロックに４７４づ
り一１込アドレスで画像メモリ２０をアクセスし、右信
号チャンネル受イア；時にｆＯ同波数のクロックに！１
Ｌづく書込アドレスで画像メモリ２０をアクセスする。
ネル受イ、１時に、２「０周波数のクロックに４７４づ
り一１込アドレスで画像メモリ２０をアクセスし、右信
号チャンネル受イア；時にｆＯ同波数のクロックに！１
Ｌづく書込アドレスで画像メモリ２０をアクセスする。
このように、ｊｉ’Ｊ Ｉ＝ｉ号ヂＰンネル受信時に、
書込アドレスカウンタ３６に入力するクロックが、有信
号ヂャンネル受イ８時の２１８であると、右信号チャン
ネル受信時と無信号チャンネル受信時の一水平周期当り
の画像信号の書込タイミングヂＶ−トは、第３図のにう
に４＾る。
書込アドレスカウンタ３６に入力するクロックが、有信
号ヂャンネル受イ８時の２１８であると、右信号チャン
ネル受信時と無信号チャンネル受信時の一水平周期当り
の画像信号の書込タイミングヂＶ−トは、第３図のにう
に４＾る。
第３図において、（ａ）は水平同期分離出力を示し、（
ｂ）は右信号ｆ−トンネル受信時の書込期間を、（Ｃ）
は無イ８号受信時の書込期間をそれぞれ示している。
ｂ）は右信号ｆ−トンネル受信時の書込期間を、（Ｃ）
は無イ８号受信時の書込期間をそれぞれ示している。
右イｉ１号受信呻は、第８図（ｂ）ど同じＪ：うに、有
ダ１画面！ｖ１間内での書込停止−期間を２．６７［１
ｌｓｅＣ１×２に設定し、その間の４８１μｓ ｅ ｃ
］ ｌｊｌ］間に受信信号を：Ｉシ込むことができる
。この７１Ｊ込明間にＪ３ける書込アドレスは、ｆＯ周
波数のクロックによって１成され、水平同期分離成分の
ばらつき・は、無イム号時と比べ少ないので、オバース
キャン期間内で吸収され、−水平周期のカウントを確実
に終了Ｊる。
ダ１画面！ｖ１間内での書込停止−期間を２．６７［１
ｌｓｅＣ１×２に設定し、その間の４８１μｓ ｅ ｃ
］ ｌｊｌ］間に受信信号を：Ｉシ込むことができる
。この７１Ｊ込明間にＪ３ける書込アドレスは、ｆＯ周
波数のクロックによって１成され、水平同期分離成分の
ばらつき・は、無イム号時と比べ少ないので、オバース
キャン期間内で吸収され、−水平周期のカウントを確実
に終了Ｊる。
しかし、無（ｉＥ号ブチ１１ンネル受信０〜は、書込ア
ドレスカウンタ３Ｇの人カク［１ツクが２１’Ｏになる
ので、（Ｃ）に示Ｊように、右信号ヂャンネル受イ５時
の半分の２４［μｓｅｃ ｌの期間になる。加えて、判
別信号は、ｉ信号チャンネルの受信信号にヰづく水平同
期分Ｎ１成分ＨＤの位置判定の後、次の水平周期Ｊ：リ
ハイレベルに変わるので、デジタル信号処理回路１９は
、・Ｃの水平ｆｆ；ｌ １９１にお（、する同期分離出
力がＬ１ウレベルよりハイレベルに変わったときより、
２ｆＯ周波数のり■ツクを選択する。このため、無信号
チャンネル受信時にＪ′３ける書込停止期間は、右信号
ジャンネル受信時の半分１．３３３５［μｓｅｃ ］と
なる。また、ｔ９込朋間ＴＷもイ■信号チャンネルの場
合の半分となる。従って、水平同期分離成分ＨＤのばら
つきを、最大±４［μｓｅｃ ］どしたときでも、占書
込ドレスカウント終了から次の）］Ｄまでに時間余裕Ｔ
ｍが生じる。このＴｍは、 Ｔｉ ＝６３．５−４−１．３３５−２４＝ ３４ 、
２ ［μ５ｃｃｌ −＠どなる。
ドレスカウンタ３Ｇの人カク［１ツクが２１’Ｏになる
ので、（Ｃ）に示Ｊように、右信号ヂャンネル受イ５時
の半分の２４［μｓｅｃ ｌの期間になる。加えて、判
別信号は、ｉ信号チャンネルの受信信号にヰづく水平同
期分Ｎ１成分ＨＤの位置判定の後、次の水平周期Ｊ：リ
ハイレベルに変わるので、デジタル信号処理回路１９は
、・Ｃの水平ｆｆ；ｌ １９１にお（、する同期分離出
力がＬ１ウレベルよりハイレベルに変わったときより、
２ｆＯ周波数のり■ツクを選択する。このため、無信号
チャンネル受信時にＪ′３ける書込停止期間は、右信号
ジャンネル受信時の半分１．３３３５［μｓｅｃ ］と
なる。また、ｔ９込朋間ＴＷもイ■信号チャンネルの場
合の半分となる。従って、水平同期分離成分ＨＤのばら
つきを、最大±４［μｓｅｃ ］どしたときでも、占書
込ドレスカウント終了から次の）］Ｄまでに時間余裕Ｔ
ｍが生じる。このＴｍは、 Ｔｉ ＝６３．５−４−１．３３５−２４＝ ３４ 、
２ ［μ５ｃｃｌ −＠どなる。
即ち、時間余裕−「Ｉとして、最小３４．２まで稼ぐこ
とができ、書込アドレスカウント中に次の水平同期分離
成分トＩＤが発生することを極めて少なく覆ることがで
きる。こうして、アドレスカウントエラーがなくなり、
表示枠に対する画像のずれや、右イ１シ号チｉ・ンネル
の表示枠に無信号チャンネルの受信信号が表示されると
いうことがなくなる。
とができ、書込アドレスカウント中に次の水平同期分離
成分トＩＤが発生することを極めて少なく覆ることがで
きる。こうして、アドレスカウントエラーがなくなり、
表示枠に対する画像のずれや、右イ１シ号チｉ・ンネル
の表示枠に無信号チャンネルの受信信号が表示されると
いうことがなくなる。
この発明では、無信号チャンネルの水平方向情報Ｌ１１
は、イ’ｊ （ｎ ５ｙ、ブトンネルの半分になるが、
無イ１へ号”Ｊ（−ンネル受イ１−１時の画象はノイズ
℃゛あるので、実ハｌ支障はない。そして、右仏￥コヂ
ｔ７ンネル受イ１−；時は、ＣＰＬＪ２２がらの判別（
＋ｌｉ弓によってん込アドレスカウンタ３６のり【コッ
ク周波数が切替えられるため、ｉ’ｆ込明間が無信号時
の２倍とイｒす、通常の丁Ｖ１八母と１６１等のＡ−パ
ース−１ヤン率で占込むことがＣきる。
は、イ’ｊ （ｎ ５ｙ、ブトンネルの半分になるが、
無イ１へ号”Ｊ（−ンネル受イ１−１時の画象はノイズ
℃゛あるので、実ハｌ支障はない。そして、右仏￥コヂ
ｔ７ンネル受イ１−；時は、ＣＰＬＪ２２がらの判別（
＋ｌｉ弓によってん込アドレスカウンタ３６のり【コッ
ク周波数が切替えられるため、ｉ’ｆ込明間が無信号時
の２倍とイｒす、通常の丁Ｖ１八母と１６１等のＡ−パ
ース−１ヤン率で占込むことがＣきる。
尚、判別信局よりｉ！ｌ込アドアドレスカウンタ３Ｇ１
コツクを選択−する第２図の回路は、上記実施例以外に
種／（の回路方式が考えられる。また、イｊ仏舅ブｔ／
ンネル受イ１“ｉ ｌ＋、’ｉのり１１ツク（よ、魚信
シ）ヂ１１ンネル受・（、ｑ Ｉ＋、’ｌの２分の１で
ある必要はない。魚信６時のり１１ツクが右１＋Ｔｈ
（’ｊ時より高【〕れぼ高いほど、丁ｍを人きくするご
とができる。
コツクを選択−する第２図の回路は、上記実施例以外に
種／（の回路方式が考えられる。また、イｊ仏舅ブｔ／
ンネル受イ１“ｉ ｌ＋、’ｉのり１１ツク（よ、魚信
シ）ヂ１１ンネル受・（、ｑ Ｉ＋、’ｌの２分の１で
ある必要はない。魚信６時のり１１ツクが右１＋Ｔｈ
（’ｊ時より高【〕れぼ高いほど、丁ｍを人きくするご
とができる。
［発明の効果１
以上説明したにうにこの発明によれば、無信号チャンネ
ルの受信信号によ−）Ｃ分割画面の表示情報が誤表示さ
れることがなくなり、右信号チミンネルを（イ「実に知
ることができるという効果がある９゜
ルの受信信号によ−）Ｃ分割画面の表示情報が誤表示さ
れることがなくなり、右信号チミンネルを（イ「実に知
ることができるという効果がある９゜
第１図はこの発明に係るマルチチ１シンネル像表示回路
の一実施例を示す構成鈴、第２図は１図の実施例を詳述
する回路図、第３図はこの明による書込動作を説明する
タイミングヂャー第４図はマルヂブ１シンネル表示礪能
を説明り“る明図、第５図は従来のマルブｆｔノンネル
画像表回路の一実施例を示す構成図、第６図、第８図第
５図の動作を説明ケるタイミングヂ！！−ト。 ７図は同メしリマップを示Ｊ０ １１・・・アンテナ、１２・・・ＴＶヂューナ、１３・
・・映像波回路、１４・・・１両面信号処理回路、１５
・・・画面切回路、１７・・・時分割力持回路、１８・
・・Δ／Ｄ変換器１９・・・デジタル信号処理回路、２
０・・・画像メモリ、・・・Ｄ／Ａ変換器、２２・・・
マイクロコンビューク、・・・ＰＬＬ回路、２４・・・
同期分離回路、３１・・・１ｙ２周器、３２．３４・・
・オアゲート、３５・・・アンドゲート３６・・・書込
アドレスノ」ウンタ。 代理人 弁理士 伊 藤 進分 ７・そ 、４７９ 第３図 第７図 ｉ −水平同期６３，５ψ５ｅｃ） ｊ第８図 手続ネ市正芸ｑ（自発）
の一実施例を示す構成鈴、第２図は１図の実施例を詳述
する回路図、第３図はこの明による書込動作を説明する
タイミングヂャー第４図はマルヂブ１シンネル表示礪能
を説明り“る明図、第５図は従来のマルブｆｔノンネル
画像表回路の一実施例を示す構成図、第６図、第８図第
５図の動作を説明ケるタイミングヂ！！−ト。 ７図は同メしリマップを示Ｊ０ １１・・・アンテナ、１２・・・ＴＶヂューナ、１３・
・・映像波回路、１４・・・１両面信号処理回路、１５
・・・画面切回路、１７・・・時分割力持回路、１８・
・・Δ／Ｄ変換器１９・・・デジタル信号処理回路、２
０・・・画像メモリ、・・・Ｄ／Ａ変換器、２２・・・
マイクロコンビューク、・・・ＰＬＬ回路、２４・・・
同期分離回路、３１・・・１ｙ２周器、３２．３４・・
・オアゲート、３５・・・アンドゲート３６・・・書込
アドレスノ」ウンタ。 代理人 弁理士 伊 藤 進分 ７・そ 、４７９ 第３図 第７図 ｉ −水平同期６３，５ψ５ｅｃ） ｊ第８図 手続ネ市正芸ｑ（自発）
Claims (1)
- 【特許請求の範囲】 ＴＶ放送信号を受信し映像検波された受信信号を出力す
るＴＶ信号受信手段と、 このＴＶ信号受信手段によつて順次受信した複数チャン
ネル分の受信信号を書込み可能な画像メモリと、 前記複数チャンネル分の受信信号より水平同期分離成分
を分離する同期分離手段と、 この同期分離手段の出力における水平同期分離成分の周
期が所定周期より長いか短いかを判定する判定手段と、 前記画像メモリをアクセスするアドレスカウンタ、その
カウント用クロックを発生するクロック発生器及び所定
分周比を有する分周器を備え、受信したそれぞれのチャ
ンネルに関する前記判定手段の出力に従って、所定周期
より短い場合は前記クロック発生器の出力をアドレスカ
ウンタに供給し、所定周期より長い場合は前記分周器の
出力をアドレスカウンタに供給して、前記画像メモリを
書込制御するデジタル信号処理手段とを具備したことを
特徴とするマルチチャンネル画像表示回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162917A JPH0213074A (ja) | 1988-06-29 | 1988-06-29 | マルチチャンネル画像表示回路 |
| GB8913163A GB2222340B (en) | 1988-06-29 | 1989-06-08 | Circuit for displaying picture of multiple channels |
| DE3920341A DE3920341A1 (de) | 1988-06-29 | 1989-06-21 | Schaltung zur bildanzeige von mehrfachkanaelen |
| US07/370,008 US4984082A (en) | 1988-06-29 | 1989-06-22 | Circuit for displaying picture of multiple channels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162917A JPH0213074A (ja) | 1988-06-29 | 1988-06-29 | マルチチャンネル画像表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0213074A true JPH0213074A (ja) | 1990-01-17 |
Family
ID=15763686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162917A Pending JPH0213074A (ja) | 1988-06-29 | 1988-06-29 | マルチチャンネル画像表示回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4984082A (ja) |
| JP (1) | JPH0213074A (ja) |
| DE (1) | DE3920341A1 (ja) |
| GB (1) | GB2222340B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4914516A (en) * | 1989-04-20 | 1990-04-03 | Thomson Consumer Electronics, Inc. | Fast response picture-in-picture circuitry |
| US5161019A (en) * | 1990-06-29 | 1992-11-03 | Rca Thomson Licensing Corporation | "channel guide" automatically activated by the absence of program information |
| US5233423A (en) * | 1990-11-26 | 1993-08-03 | North American Philips Corporation | Embedded commericals within a television receiver using an integrated electronic billboard |
| US5351129A (en) * | 1992-03-24 | 1994-09-27 | Rgb Technology D/B/A Rgb Spectrum | Video multiplexor-encoder and decoder-converter |
| US5432561A (en) * | 1992-03-27 | 1995-07-11 | North American Philips Corporation | System for automatically activating picture-in-picture when an auxiliary signal is detected |
| US5398074A (en) * | 1992-11-24 | 1995-03-14 | Thomson Consumer Electronics, Inc. | Programmable picture-outside-picture display |
| TW335241U (en) * | 1992-11-30 | 1998-06-21 | Thomson Consumer Electronics | A video display system |
| US5850264A (en) * | 1994-06-30 | 1998-12-15 | Intel Corporation | Pseudo interlacing in digital video |
| CA2191632A1 (en) * | 1996-02-13 | 1997-08-14 | James Lee Combs | Video processor for processing two analog composite video signals |
| US5986720A (en) * | 1996-05-09 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Mobile television receiver |
| KR100225063B1 (ko) * | 1996-10-17 | 1999-10-15 | 윤종용 | 다중비디오출력장치(Multiple Video Displayer) |
| US5900868A (en) * | 1997-04-01 | 1999-05-04 | Ati International | Method and apparatus for multiple channel display |
| US6118493A (en) * | 1997-04-01 | 2000-09-12 | Ati Technologies, Inc. | Method and apparatus for selecting a channel from a multiple channel display |
| US6560461B1 (en) | 1997-08-04 | 2003-05-06 | Mundi Fomukong | Authorized location reporting paging system |
| DE19909756C1 (de) * | 1999-03-05 | 2000-08-17 | Siemens Ag | Verfahren zur Bildeinblendung |
| US7068329B1 (en) * | 1999-08-31 | 2006-06-27 | Ati International Srl | Method and system for providing a video signal |
| KR100320476B1 (ko) * | 2000-01-12 | 2002-01-15 | 구자홍 | 비디오 디코더 및 디코딩 방법 |
| JP2002354367A (ja) * | 2001-05-25 | 2002-12-06 | Canon Inc | マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム |
| ZA200308997B (en) * | 2002-11-20 | 2005-08-31 | Universal Entertainment Corp | Gaming machine and display device therefor |
| JP4871494B2 (ja) * | 2004-03-31 | 2012-02-08 | パナソニック株式会社 | 映像信号処理装置 |
| US8717339B2 (en) * | 2008-09-26 | 2014-05-06 | Kyocera Corporation | Image display apparatus |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053940B2 (ja) * | 1978-05-19 | 1985-11-28 | 株式会社東京放送 | フレ−ムシンクロナイザにおける書き込み禁止制御回路 |
| NL8203282A (nl) * | 1982-08-23 | 1984-03-16 | Philips Nv | Televisie-ontvanger met een schakeling voor het achtereenvolgens afstemmen van de ontvanger op verschillende frequenties. |
| US4543614A (en) * | 1984-01-23 | 1985-09-24 | Rca Corporaton | Video sync validity detector |
| JPS60257681A (ja) * | 1984-06-01 | 1985-12-19 | Sharp Corp | テレビジヨン受像機 |
| US4623915A (en) * | 1984-09-21 | 1986-11-18 | Rca Corporation | Apparatus for processing multiple time division multiplexed asynchronous composite video signals |
| JPS6213175A (ja) * | 1985-07-10 | 1987-01-21 | Sharp Corp | テレビジヨン受像機 |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
| DE3582330D1 (de) * | 1985-10-10 | 1991-05-02 | Itt Ind Gmbh Deutsche | Fernsehempfaenger mit mehrfach-bildwiedergabe. |
| JPS62154884A (ja) * | 1985-12-26 | 1987-07-09 | Sharp Corp | テレビジヨン受像機 |
| JPH0638652B2 (ja) * | 1985-12-28 | 1994-05-18 | ソニー株式会社 | テレビジヨン受像機 |
| US4682234A (en) * | 1985-12-31 | 1987-07-21 | North American Philips Consumer Electronics Corp. | Video noise reduction in picture-in-picture television receiver |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
| JPH0638644B2 (ja) * | 1986-01-20 | 1994-05-18 | 株式会社日立製作所 | 文字図形表示回路 |
| JPH0748834B2 (ja) * | 1986-11-04 | 1995-05-24 | 松下電器産業株式会社 | 映像信号処理装置 |
| DE3640129A1 (de) * | 1986-11-25 | 1988-06-01 | Philips Patentverwaltung | Schaltungsanordnung zur simultanen wiedergabe aus einer anzahl von quellen uebertragener bildsignale |
| JPS63179671A (ja) * | 1987-01-20 | 1988-07-23 | Sanyo Electric Co Ltd | 多画面表示テレビジヨン受像機 |
-
1988
- 1988-06-29 JP JP63162917A patent/JPH0213074A/ja active Pending
-
1989
- 1989-06-08 GB GB8913163A patent/GB2222340B/en not_active Expired - Lifetime
- 1989-06-21 DE DE3920341A patent/DE3920341A1/de active Granted
- 1989-06-22 US US07/370,008 patent/US4984082A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3920341A1 (de) | 1990-01-04 |
| US4984082A (en) | 1991-01-08 |
| DE3920341C2 (ja) | 1992-02-20 |
| GB8913163D0 (en) | 1989-07-26 |
| GB2222340B (en) | 1992-09-23 |
| GB2222340A (en) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326628B2 (ja) | 多重映像テレビ受像機 | |
| JPS62191A (ja) | 映像情報管理装置 | |
| US4984082A (en) | Circuit for displaying picture of multiple channels | |
| JP2575108B2 (ja) | ２画面テレビ受像機 | |
| JPS6292692A (ja) | 多重画像表示テレビジヨン受像機 | |
| JPH01276977A (ja) | テレビジョン受像機 | |
| JPH0438081A (ja) | ビデオ信号切換装置 | |
| GB2232033A (en) | Synchronising video signals | |
| JPS6040067Y2 (ja) | 被多重化信号の受信判別装置 | |
| KR920009009B1 (ko) | 멀티 채널 화상 표시회로 | |
| JPH11177884A (ja) | マルチ画面表示装置 | |
| JPS6016781A (ja) | 文字放送受信機 | |
| JPS6378680A (ja) | 映像出力装置 | |
| JPH02193468A (ja) | ピクチヤインピクチヤ処理回路 | |
| JPS6119293A (ja) | 磁気記録再生装置 | |
| JPS6247280A (ja) | ２画面表示機能付テレビジョン受信機 | |
| JPH03261995A (ja) | ディスプレイ制御方式 | |
| JPH11275534A (ja) | Ａｅｓ／ｅｂｕ音声分離・多重機能付きハイビジョンフレーム・シンクロナイザ装置 | |
| JPS6174477A (ja) | テレビジヨン受像機 | |
| KR870003380Y1 (ko) | 비디오 기기의 비디오 신호 뮤팅 회로 | |
| JPS6150471A (ja) | テレビジヨン受像機 | |
| JP2000078487A (ja) | 映像信号切替え装置 | |
| JPH05252519A (ja) | 文字放送受信機の表示制御装置 | |
| JPS60174A (ja) | テレビジヨン受像機 | |
| JPS5930368A (ja) | 音声同期装置 |