JPH0213190A - Ｍｕｓｅデコーダの静止表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＭＵＳＥ方式のテレビジョン受像機内に設置
されるＭＵＳＥデコーダの静止表示制御回路に関するも
のである。

（従来の技術） 現在、放送衛星を利用するハイビジョン（高品じ′ 位テめヨン）方式の最有力候補であるＭＵＳＥ（Ｍｕｌ
ｔｉｐｌｅ　Ｓｕｂ　　−ｎｙｑｕｉｓｔ　Ｓａｍｐｌ
ｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式のテレビジョン放送の
実験が開始されている。

このＭＵＳＥ方弐では、帯域幅２２　Ｍｌｌｚの輝度信
号と帯域幅７　Ｍ　ｔｌ　ｚの色信号とを含むベースバ
ンド信号を周波数変調し、これを衛星放送の帯域幅２７
ＭＨｚの１チヤンネルを用いて伝送するために、上記ベ
ースバンド信号が約８　Ｍ　ｔ！　ｚに帯域圧縮される
。この帯域圧縮は、原映像信号から抽出した完全なサン
プリング魚群を所定の規則に従って間弓くことによって
行われる。このサンプリング点の間引きに際しては、画
面上の斜め方向の解像度が上下、左右方向よりも低下す
るという視聴者の生理的特性を利用してフィールド間オ
フセント・サンプリングが行われる。また、動きのある
領域では解像度が多少低下してもそれほどの画質劣化を
感じないという視聴者の生理的特性も利用される。

受信側のデコーダでは、送信側のエンコーダで間引かれ
たサンプリング点が実際に送出され受信された前後のサ
ンプリング魚群をもとに再生され、欠落個所に挿入され
る。この欠落サンプリング点の再生と挿入の処理は、内
挿処理と称される。この内挿処理には、同一フィールド
内の隣接サンプリング魚群を利用して行うフィールド内
内挿と、隣接フィールドの対応の位置のサンプリング魚
群を利用して行うフィールド間内挿とがある。この内挿
処理にあたっては、受信画面から動き領域と静止領域と
が検出され、動き領域についてはフィールド内内挿が行
われ、静止領域についてはフィールド間内挿が行われる
。上記フィールド間内挿の特殊なものとしてフレーム間
内挿処理も併用される。

ＮＥＣ技ｔｌ　Ｖｏｌ、４１　Ｎｏ、３　／１９８８　
　に掲載されたｒ　Ｍ　Ｕ　Ｓ　ｆＥデコーダ」と題す
る本発明者らの論文には、第３図の構成ブロック図に示
すＭＵＳＢデコーダが記載されている。

第３図のＭＵＳＥデコーダにおいて、入力端子ＩＮに入
力した映像信号はＡ／Ｄ変換部１でディジタル映像信号
に変換され、前処理部２でデイエンファシスなどの前処
理が施されたのち、フレーム間内挿部４においてフレー
ム間内挿と雑音低減処理が施される。このフレーム間内
挿と雑音低減処理の終了した映像信号は、輝度信号処理
部１０と、色信号処理部２０とにおいて輝度信号と色信
号ごとに内挿処理、周波数変換、濾波などの各種処理が
施されたのち、マトリクス部８でＲ，Ｇ。

Ｂの三原色信号に変換され、Ｄ／Ａ変換部９ａ〜９ｃで
アナログＲ，Ｇ、Ｂ信号に変換されて出力端子Ｏ８〜０
．に出力される。

第３図のフレーム間内挿部４は第４図に示すように、２
段構成のフィールドメモリ４１．４２で構成されるフレ
ームメモリと、演算回路４３．４４と、非直線回路４５
と、スイッチ４６とを備えている。

加算回路４４から出力端子Ｏに出力される信号は、第５
図（Ａ）に示すように、雑音軽減済みの現フィールドの
画素信号ｒＯＪと、この現フィールドよりも２フイール
ド前（ｌフレーム前）の画素信号「−２」とが画素（ド
ツト）単位で交番しながらライン上に配列されることに
よりフレーム間内挿されたものとなっている。この信号
（Ａ）は、２段に縦列接続されたフィールドメモリ４１
と４２とを通過することにより、第５図（Ｃ）に示すよ
うに更に２フイールド（１フレーム）遅延された信号Ｃ
となって、減算回路４３の一方の入力端子に供給され、
他方の入力端子に供給される現フィールドの信号から減
算される。この結果、減算回路４３からは、現フィール
ドの信号からその４フイールド前（２フレーム前）の信
号が減算されたものと、現フィールドの信号からその２
フイールド前（１フレーム前）の信号が減算されたもの
が画素単位でライン方向に交番される信号が出力される
。

画素ごとに切替えられるスイッチ４６は、減算回路４３
の出力のうち現フィールドの信号からその４フイールド
前の信号を減算したものについては非直線回路４５を経
て、また現フィールドの信号からその２フイールド前の
信号を減算したものについては非直線回路４５を経るこ
となく直接加算回路４４の一方の入力端子に供給する。

スイッチ４６を経て加算回路４４の一方の入力端子に供
給された信号は、他方の入力端子に供給される現フィー
ルドの信号と加算される。非直線回路４５は、減算回路
４３の出力を画面内の静止領域に含まれる雑音成分と見
做し、小振幅の成分のみを選択的に通過させる。従って
、加算回路４４からは、現フィールドの信号から非直線
回路４５で抽出された雑音成分が除去された現フィール
ドの信号「０」が出力される。加算回路４４からは、上
記出力「０」と１画素ずれて、演算回路４３．４４にお
ける現フイールド信号との減算と加算を経てフィールド
メモリ４２からの読出し時点の信号に戻された２フイー
ルド前（１フレーム前）の信号「−２」も出力される。

フレーム間内挿部４の出力は、後段の輝度信号処理部１
０と色信号処理部２０とに供給される。

輝度信号処理部１０は、低域通過濾波回路１１、周波数
変換回路１２及びフィールド間内挿回路１３から成る静
止領域処理系と、サンプリングスイッチ１４、フィール
ド内内挿回路１５及び周波数変換回路１６から成る動き
領域処理系とに分離されている。上記輝度信号処理部１
０内の静止領域処理系と動き領域処理系の出力は、適応
合成部１７において動き検出回路５による動き検出結果
に応じた合成比率で合成される。

画素周波数で開閉されるサンプリングスイッチ１４は、
前段のフレーム間内挿部４で内挿された２フイールド前
（１フレーム前）の画素信号の通過を阻止することによ
り、第６図（Ａ）に示すような雑音低減処理済みの信号
「０」のみから成る信号をフィールド間内挿部１５に供
給する。

（発明が解決しようとする課題） 上記従来のＭＵＳＥデコーダでは、フレーム間内挿部４
のフレームメモリ　（２段構成のフィールドメモリ４１
．４２）の入出力間にループを形成することにより、表
示画面を所望の時点で静止させる静止表示機能の付加が
予定されてきた。

しかしながら、フレーム間内挿部４のフレームメモリの
入出力間にループを形成して表示画面を静止させようと
した場合、隣接フィールド間で動きが存在すると、静止
画にフィールド周期のフリッカが発生するという問題が
ある。

すなわち、第４図のフレーム間内挿部４のサンプリング
スイッチ４６を下側に固定して非直線回路４５を除くこ
とにより静止表示モードに移行する。この時点では、フ
ィールドメモリ４１には第５図（Ａ）に示すような信号
が書込まれており、またフィールドメモリ４２にはそれ
よりも１フイールド遅延した第５図（Ｂ）に示すような
信号が書込まれている。第５図（Ａ）、（Ｂ）のような
信号は、サンプリングスイッチ１４を経て、それぞれ第
６図（Ａ）と（［３）のような信号となってフィールド
内内挿部１５に繰り返し供給され、フィールド内内挿処
理が施された静止画となる。

従って、現フィールドの信号「０」と１フイールド前の
信号「−１」との間に変化があれば、静止表示画面にお
いてフィールド周期のフリッカが生じ、これに伴う画質
の劣化が問題となる。

また、静止表示専用のフィールドメモリを追加すれば、
ハードウェア量が増大してＭＵＳＥデコーダの価格を押
し上げるという問題がある。

（課題を解決するだめの手段） 本発明に係わるＭＵＳＥデコーダの静止表示制御回路は
、静止表示期間以外にはテンポラル・フィルタのメモリ
として使用され、静止表示の開始直前には輝度信号処理
部及び色信号処理部に共通の動き領域処理系内のフィー
ルド内内挿部から出力され又はそこに入力される最新の
１フィールド分の画面を保持し、静止表示期間内にはこ
の静止表示の開始直前に保持した最新の１フィールド分
の画面を毎フィールド読出して出力するメモリと、動き
領域処理系の出力のみによって輝度信号及び色信号の合
成を行うことを適応合成部に指示する手段とを備えてい
る。

（作用） 本発明の静止表示制御回路は、フィールド内内挿回路か
ら出力される最新の１フィールド分の画面をメモリ内に
蓄積し、これを周期的に読出すことにより、フィールド
間に動きが存在する場合でもフリッカを伴わない高画質
の静止画を表示できる。

また、フィールド内内挿部から出力され又はそこに入力
される最新の１フィールド分の画面を静止表示中には必
ず不要となるテンポラル・フィルタのメモリに蓄積する
構成であるから、静止表示専用のメモリが不要になり、
ＭＵＳＥデコーダの低廉化が実現される。

以下、本発明の更に詳細を実施例と共に説明する。

（実施例） 第１図は、本発明の一実施例の静止表示制御回路を含む
ＭＵＳＥデコーダの主要部の構成の一例を示すブロック
図である。

このＭＵＳＥデコーダにおいて、ＩＮは受信アナログ映
像信号の入力端子、１は△／Ｄ変換部、２は前処理部、
・１はフィ−ル間内挿部、５はｔＪ＋き検出部、６は同
期検出部、７はコントロール信−シー検出部、８は゛７
トリクス部、９はＤ／Ａ変換部、。

０１ＪＴ、　〜ｏｕ’ｒ、は処理済みＲ，Ｇ、Ｂ映像信
号の出力端子、１０は輝度信号処理部、２０は色信号処
理部である。

入力端子ＩＮに出現するＭＬＪＳＥ映像信号は、Ａ／Ｄ
変換部１において１．６．２　　Ｍｌｌｚのザンプリン
グ周波数で１０ビット幅のディジタル信号に変換される
。このＡ　／　Ｄ変換されたディジタル映像信号に対し
、前処理部２でノンリニア・デイエンファシスや逆ガン
マ補正などの前処理が行われる。

同１すＩ検出部６は、Ａ／Ｄ変換されたディジタル映像
信号から各種の同期信号を抽出し、この抽出済め同期信
号から１６．２Ｍ１ｌｚ、　３２．４　Ｍｔｌｚ、　４
８．６ＭＩＩｚのクロック信号を再生して各部に供給す
る。コントロール信号抽出部７は、Ａ　／　Ｄ　’Ｉｉ
換されたディジタル映像信号から動きヘクトル信号やザ
ブ（ナンプル位相情報などを含むコントロール信号を抽
出し、これらをフレーム間内挿部４、輝度信号処理部１
０、色信号処理部２０などに供給する。また、図示は省
略しているが、このＭ　Ｕ　Ｓ　Ｅデコーダ内には音声
信号の分離・デコード部なども設置されている。

前処理部２から出力された映像信号は、第４図に示す構
成のフレーム間内挿部４において、フレーム間内挿処理
される。動き検出部５は、フレーム間内挿処理ｎｉｉ後
の映像信号について１フレームや２フレーム前のフレー
ム間差信号の大きさから画面中の動きの大きさを検出し
、輝度信号処理部１０と色信号処理部２０内の適応合成
回路１７と２５に供給する。

フレーム間内挿済みの映像信号に含まれる輝度信号の静
止領域は、通過帯域０〜１２　Ｍｔｌｚの低域通過濾波
回路１１と、３２．．４　Ｍｌｌｚから４８．６　Ｍｌ
ｌｚ　ヘの周波数変換回路１２と、フィールド間内挿回
路１３とで構成される静止領域処理系において処理され
る。また、フレーム間内挿済みの映像信号に含まれる動
き領域は、サンプリングスイッチ１４と、フィールド内
内挿回路１５と、周波数変換１６とで構成される動き領
域処理系において処理される。このため、静止表示制御
回路３０は、静止画表示モード以外の通常の動作時には
、フィールド内内挿回路１５の出力をそのまま周波数変
換回路１６に通過させるように構成されている。また、
１記輝度信号処理部１０の動き領域処理系内のサンプリ
ングスイッチ１４とフィールド内内挿回路１５とは、色
信号処理部２０の動き領域処理系との共通部分を構成し
ている。

フィールド間内挿済みの輝度信号とフィールド内内挿済
みの輝度信号とは、適応合成回路１７において、動き検
出部５で検出済みの動きの大きさに応して適応制御され
る合成比率に従って合成される。この合成済みの輝度信
号は、低域置換部１８で低域置換処理を受けたのち、テ
ンポラル・フィルタ１９に供給される。

このテンポラル・フィルタ１９は、静止領域と動き領域
の変化点での解像度の変化を軽減するためのものであり
、現フレームの信号の高域成分と、１フレーム前の信号
の高域成分と、これらの平均値とのうち絶対値が最小の
ものを現フレームの信号の低減成分に加算する処理を行
う。従って、■フレーム前の信号の高域成分を保持して
おくだめのメモリを備えている。また、後に詳述するが
静止表示中は動き領域の処理系のみの信号が使用される
ので、テンポラル・フィルタの処理、従ってそのメモリ
は必ず不要となる。静止表示期間以外には、テンポラル
・フィルタ１９の出力は、マトリクス部８に供給される
。

色信号処理部２０内の時間軸伸張回路２１と２３とにお
いて時間軸が４倍に伸張された色信号についても同様に
、フィールド間内挿回路２２とフィールド内内挿回路２
３とでそれぞれ静止領域と動き領域に応じた内挿処理が
施される。内挿済みの各色信号は適応合成回路２５にお
いて、動き検出回路５で検出済みの動きの大きさに応じ
て適応制御される合成比率に従って合成される。この合
成済みの色信号には、（Ｒ−Ｙ）信号と（Ｂ　−Ｙ）信
号が１ラインおきに交互に出現するデータ圧縮が施され
ている。この色信号は、線順次デコーダ２６において、
ライン内挿によるライン連続の色信′；月こ変換された
のノう、周波数変換回路２７と２８のぞれぞれにおいて
Ｌ６．２　Ｍｔｌｚから４８．６　ＭＨｚに周波数変換
され、マトリクス部８に供給される。

マトリクス部８は、輝度信号処理部１０と色１３号処理
部２０から供給された輝度信号Ｙと色信号（Ｒ−Ｙ）、
　　（Ｂ−Ｙ）とからＲ，Ｇ、Ｂ三原色信号を生成し、
Ｄ／Δ変換部９を介して出力端子０［ＪＴ、、０ＬＪＴ
２．ＯＵＴ：ｌのそれぞれに供給する。

静止表示制御回路３０は、第２図に示すように、テンポ
ラル・フィルタ１９内の高域成分抽出部に連なる入力端
子■、と、フィールド内内挿回路の出力端子に連なる入
力端子Ｉ２と、静止表示の指令を受ける入力端子Ｉ３と
、スイッチＳ、、Ｓ、、Ｓ３と、メモリＭとを倫えてい
る。この静１Ｆ表示制御回路３０は、更に、テンポラル
・フィルタ１９内の前フレーム信号の高域成分検出部に
連なる時に適応合成部１７．２５、低域置換回路１８、
テンポラル・フィルタ１９に制御ｌ旨令を供給する指令
出力端子Ｏ１と、制御回路Ｃとを備えている。

入力端子１３に静止表示動作の指令信号が出現していな
い通常動作子−トにおいては、スイッチＳｔ　、Ｓｚ　
、Ｓ３のいずれにおいても接点がＡ側に切り替えられる
。これに伴い、テンポラル・フィｎ、、＝；　１　ｇ内
で作成され入力端子■、に供給される低減置換済み信号
の高域成分は、スイッチＳを経てメモリＮ１に書込まれ
、ここから１フレーム後に読出されスイッチＳ１と出力
Ｏ：ｉｉ子Ｏ３とを経てテンポラル・フィルタ１９内の
前フレーム信号の高域成分検出部に供給される。この、
メモリＭに対する書込み７／続出しアドレスと、ライト
／リード指令、メモリイネーブル等のコントロール信号
とは、接点がＡ側に切り替えられているスイッチＳ２を
介して、テンポラル・フィルり１９からイ共給される。

このように、静止表示の指令が発せられていない場合に
は、静止表示制御回路３０内のメモリＭはテンポラル・
フィルタ１９によって使用される。

これに対して、入力端子■３に静止表示１旨令が出現す
ると、これを検出した制御回路ＣはスイッチＳ、とＳ２
の接点をＡ側からＢ側に切り替えると共に、スイッチＳ
２の接点Ｂ側に１フィールド分の信号の書込みアドレス
とコントロール信号を供給する。この結果、前段のフィ
ールド内内挿回路１５から出力される最新の１フィール
ド分のフィールド内内挿済みの信号がメモリＭに書込ま
れる。

制御回路Ｃは、上記１フィールド分の信号の書込みが終
了すると、スイッチＳ：ｌの接点をＡ側からＢ側に切り
替えると共に、スイッチＳ２の接点Ｂ側に１フィールド
分の信号の続出しアドレスとコントロール信号を送出す
る。この結果、前段のフィールド内内挿回路１５から出
力され、メモリＭに書込まれた最新の１フィールド分の
フィールド内内挿済みの信号がメモリＭから読出され、
スのメモリＭからの１フィールド分の信号の読出しは、
フィールド周期で繰り返される。また、上記スイッチＳ
３の切り替えと同時に、制御回路Ｃは出力端子Ｏ□に制
御指令を供給する。この制御指令を受けた適応合成部１
７と２５は動き領域処理系のみの信号のみによる信号の
合成を開始する。

また、上記制御指令を受けた低域置換回路１８とテンポ
ラル・フィルタ１９は、静止表示期間内のそれぞれの処
理を停止する。

このようにして、静止表示制御回路３０内のメモリＭに
保持済みの１フィールド分の画面が毎フィールド繰り返
し読出される。このため、動きによって隣接フィールド
間の信号が変化していてもフリ、力を伴わない安定なフ
ィールド静止画面が表示される。

以上、輝度信号処理部と色信号処理部に共通の動き領域
処理系内のフィールド内内挿回路１５の後段に静止表示
制御回路３０を設置する構成を例示した。しかしながら
、フィールド内内挿回路１５の前段に静止表示制御回路
３０を設置する構成としてもよい。

また、フレーム間内挿回路４の出力をサンプリングスイ
ッチ１４を介してフィールド内内挿回路１５に供給する
構成を例示した。しかしながら、フレーム間内挿回路４
の入力端子上の信号をサンプリングスイッチ１４を介し
てフィールド内内挿回路１５と静止表示制御回路３０と
の縦列接続回路に供給する構成としてもよい。

（発明の効果） 以上詳細に説明したように、本発明に係わるＭＵＳＥデ
コーダの静止表示制御回路は、動き領域処理系のフィー
ルド内内挿回路から出力される最新の１フィールド分の
画面をメモリ内に蓄積し、これを周期的に読出す構成で
あるから、フィールド間に動きが存在する場合でもフリ
ッカを伴わない高画質の静止画を表示できる。

また、フィールド内内挿回路から出力される最新の１フ
ィールド分の画面を静止表示中には必ず不要となるテン
ポラル・フィルタのメモリに蓄積する構成であるから、
静止表示専用のメモリが不要になり、ＭＵＳＥデコーダ
の低廉化が実現される。

【図面の簡単な説明】

第１図は本発明の一実施例の静止表示制御回路を含むＭ
ＵＳＥデコーダの一構成例を示すブロック図、第２図は
第１図の静止表示制御回路の構成を示すブロック図、第
３図は従来のＭＵＳＥデコーダの構成を示す部、第４図
は第３図のフレーム間内挿部４の構成を示すブロック図
、第５図と第６図はフレーム間内挿ブロック４の動作と
これを用いた静止表示制御の問題点を説明するための概
念図である。 ＩＮ・・・受信映像信号の入力端子、１・・・Ａ／Ｄ変
換部、２・・・前処理部、４・・・フレーム間内挿部、
５・・・動き検出部、１０・・・輝度信号処理部、２０
・・・色信号処理部、３０・・・静止表示制御部、３１
・・・フィールドメモリ、３２・・・制御回路、ｈ　・
・・フレーム内内挿済み映像信号の入力端子、Ｉ２　・
・・Ａ／Ｄ変換済み映像信号の入力端子、Ｉ３　・・・
静止表示指令の入力端子、０．・・・映像信号の出力端
子、０□　・・・制御信号の出力端子。 特許出願人　日本電気ホームエレクトロニクス株式会社
（外１名）

Claims (1)

1. 【特許請求の範囲】 静止表示期間以外にはテンポラル・フィルタのメモリと
   して使用され、静止表示の開始直前には輝度信号処理部
   及び色信号処理部に共通の動き領域処理系内のフィール
   ド内内挿処理後又はフィールド内内挿処理前の最新の１
   フィールド分の画面を保持し、静止表示期間内は前記静
   止表示の開始直前に保持した最新の１フィールド分の画
   面を毎フィールド読出して出力するメモリと、 前記動き領域処理系の出力のみによって輝度信号及び色
   信号の合成を行うことを適応合成部に指示する制御手段
   とを備えたことを特徴とするＭＵＳＥデコーダの静止表
   示制御回路。