JPH02132813A - ネットワーク電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、抵抗・コンデンサ・コイル等の複数個の受動
素子等を同一パソケージ内に形成したネットワーク電子
部品に関するものである。

従来の技術 近年、電子機器の怪薄短小化にともない、抵抗・コンデ
ンサ・コイル等の複数個の受動素子等を同一パッケージ
内に形成したネットワーク電子部品の進展が著しい０特
にデイジタル回路に多用されるプルアップ・プルダウン
用等の抵抗ネットワーク，インターフェース用のＲＣネ
ットワーク，Ｌ−０−Ｈの各種フィルタ部品等は、実装
密度の向上と、実装工数の削減に大きく貢献している。

以下、図面を参照しながらネットワーク電子部品の従来
技術について説明する。第８図は、ネットワーク電子部
品のうち、並列形抵抗ネットワークの使用例としてディ
ジタル回路用のプルアンプ抵抗回路の一例を示すもので
ある。Ｉ／Ｏコネクタより入力された８ビットのパラレ
ル信号線がそれぞれＩＣに接続されており、それぞれの
信号線に対して同一抵抗値を有する抵抗素子が接続され
、他端は電源側（ＶＣＣ）に共通接続される。第８図に
示す抵抗回路を同一パッケージ内に形成したものが並列
形抵抗ネットワークである。

第９図ａは従来の並列形ＳＩＰ抵抗ネットワークの一例
を示す斜視図であり、一部樹脂塗装皮膜を除去した内部
構造を示している。第９図乙において、３５は絶縁基板
であり、アルミナ等のセラミソク基板が一般的に使用さ
れる。前記絶縁基板の表面に配線用導体３６，端子用導
体３７，抵抗体３８が膜状で形成されている。導体材料
は▲ｇ系の厚膜電極ペースト、抵抗体材料はＲｕ０２系
厚膜抵抗ペーストを一般的に使用し、スクリーン印刷法
により着膜・乾燥した後、８００〜９００’Ｃ空気中焼
成によって形成される。３９はリード端子を示しており
、クリップ部に絶縁基板３６を挿入した後、はんだ４ｏ
によって導体３７に機械的かつ電気的に接続される。４
１は外装樹脂である。

第９図ｂは前記並列形ＳＩＰ抵抗ネットワークの配線図
を示したものである。

第１０図は前記並列形ＳＩＰ抵抗ネットワークをプリン
ト基板に実装した使用例を示す図である。

第１０図において、４２はプリント基板を示し、ＤＩＰ
形のＩ　０４３、並列形ＳＩＰ抵抗ネットワーク４４、
Ｉ／Ｏ用コネクタ４５がそれぞれ挿入された後、プリン
ト基板裏面ではんだ付け接続されている。４６は、プリ
ント基板４２裏面の配線パターンを示している。従来、
ＩＣ４３は２　．５　４　ｍｌｌ１ピッチのＤＩＰ形が
多く、またコネクタ４６も２．５４ｍｍピッチであった
ため、抵抗ネットワーク４４の端子ピッチを２．５４ｍ
ｌｎピンチに揃えることにより、直線的なプリント基板
配線が施され、実装密度の向上に大きく寄与していた０
また、他のディスクリート抵抗で回路形成した場合、プ
リント基板側に配線のクロス部が発生するため、両面配
線又はジャンパー線を必要としたものが、抵抗ネットワ
ーク内の内部配線によって省略できるため、コストメリ
ソトが大きかった。

しかしながら、近年表面実装技術の進展には著しいもの
があり、ＩＣパノケージはＤＩＰ形からｓｏｐ形，ＱＦ
Ｐ形，ＰＬＣＣ形，ＬＣＣ形に移行しており、端子ピッ
チも１ｊ　７ｍｆｆｌ　ａ　１，Ｏｍｍ　１１０．８ｍ
ｍ　ｍ　０．６　６ｍｍ　＊　Ｑ．５ｍｍと縮小化の流
れをたどっている。まだ、他の受動部品もチップ化され
、Ｉ／Ｏ用のコネクタ部品についても表面実装化と端子
ピノチの縮小化が進展している。以上の情勢により、他
の周辺部品との端子ピッチの互換性が取れないために配
線スペースメリソトがなくなった点と、まだ、挿入部品
であるため、リードフレームのストッパ一部寸法が必要
となり、低背化に限界がある点、実装部品のほとんどが
面実装部品化された小形，薄形機器に対して対応できな
い点、端子ピッチを縮小化するにもリード線挿入穴ピッ
チが１．２７ｍｍ以下に縮小できない点等、多くの問題
点が生じてきている。

以上のような、挿入タイプのＳＩＰ形ネットワーク電子
部品の欠点を克服する目的で、第２の従来技術として面
実装形のネットワーク電子部品が多数考案されている。

以下図面を参照しながら、従来の面実装形ネットワーク
電子部品について述べる。

第１１図は従来の面実装形抵抗ネットワークの一例とし
てｓｏｐ形抵抗ネットワークを示す図である。第１１図
ａは上面図を示しており、４７はモールド樹脂、４８は
リード端子を示している。

マウンタによる自動実装を容易にするため、トランスフ
ァーモールド等により外形寸法精度を確保したものであ
る。第１１図ｂは断面図を示している。内蔵する素体基
板は第１の従来例において述べたＳＩＰ形抵抗ネットワ
ーク同様、絶縁基板４９上に端子用導体６０及び配線用
導体、抵抗体５１等を形成して作成される。リード端子
４８と端子用導体５ｏは、はんだで接続される場合が一
般的であり、ワイヤーボンディング等の他の接続技術を
用いる場合もある。第１１図Ｃは前記ｓｏｐ形抵抗ネッ
トワークによる並列回路の配線図を示したものであり、
１６ピンのうち、２端子をコモン端子として使用し、並
列抵抗が１２素子内蔵されている。

第１１図Ｃで説明した並列形ｓｏｐ抵抗ネットワークを
、ディジタル回路用のプルアップ抵抗回路に使用した一
例を第１２図に示す。第１２図において６２はプリント
基板、５３はＱＦＰ形ＩＣ、６４は並列形ｓｏｐ抵抗ネ
ットワーク、６６は表面実装形のＩ／Ｏ用コネクタを示
している。５６は、プリント基板５２上の配線パターン
を示している。前述した第１の従来例と比較して、すべ
ての搭載部品が面実装化されているため、機器の薄形化
が可能である。しかしながら、並列形３０Ｐ抵抗ネット
ワーク６４は、製品自体の外形寸法は非常にコンパクト
であるにもかかわらず、Ｉ／Ｏ用コネクタ６５、ＱＦＰ
形ＩＣ５３との接続配線パターン５６は複雑な引きまわ
しとなり、回路形成に必要なプリント基板専有面積は、
必らずしも縮小されていない。第１ｏ図において示した
並列形Ｓ工Ｐ抵抗ネットワークが直線的配線となるのに
比較して、第１２図においては配線パターンが複雑化し
、部品面積よりも、むしろ配線面積によってスペースを
要している点が明らかである。これは、リード端子がデ
ュアル・インライン形状のだめ、配線の自由度がシング
ル・インライン形状に比較して大幅に制約されるためで
ある。

発明が解決しようとする課題 本発明は上記のような従来技術の課題を解消することを
目的としている。ＳＩＰ形ネットワーク電子部品におい
ては、他の電子部品の面実装化が進展する中で、低背化
・端子ピッチの縮小化に限界があり、結果として挿入部
品のみを使用していた２．５４ｍｍピッチデザインルー
ルの時代に比べてスペースメリットが生じてこないとい
う問題点を有していた。また、ＳＯＰタイプに代表され
る従来の面実装形ネットワーク電子部品は、端子配置が
デュアル・インライン形状のだめ、プリント基板におけ
る他の周辺部品との接続配線自由度が大幅に制約され、
配線パターンの引きまわしの複；イｈ化と配線専有面積
の増加という点が問題点として残っていた。

本発明はかかる点に鑑みてなされたものであり、シング
ル・インライン形の配線自由度の高さを維持したままで
、表面実装形でかつ、低背形・微小端子ピッチ形のネッ
トワーク電子部品を提供することを目的としている。

課題を解決するだめの手段 本発明は、上記課題を解決するため、新しいリード端子
構造を採用することで、従来のｓｉｐ形ネットワーク電
子部品と同様、プリント基板等に対して基板素子形成面
を縦形にして、しかも表面実装する。リード端子は基板
表面・基板裏面・基板端面の３方向より基板を保持する
擬似コの字形の基板保持部と、前記基板端面を底部とし
て、底部表面とほぼ平行して基板の少くとも片側あるい
は両側に突出したマザー基板用はんだ付け部とを有した
構造となっている。以上の構成要素から成る新リード端
子に素体基板が挿入され、素体基板上の端子用導体とリ
ード端子をはんだ接続して本発明の面実装形ネットワー
ク電子部品は構成される。

作用 本発明は前記の構成により、前述した従来のＳＩＰ形ネ
ットワーク電子部品の課題と、従来のＳＯＰタイプに代
表される面実装形ネットワーク電子部品の課題とを合せ
て解決することとなる。

第１に基板縦形実装形態のままで、表面実装が可能なだ
め、従来の挿入タイプのネットワーク電子部品における
プリント基板の穴ピッチ限界とされていた１２７ｍｍ以
下の端子ピッチに対応できる。

しかも擬似コの字形の基板保持部により、基板表面・基
版裏面・基板端面の３方向から、素体基板を保持するた
め、１２７ｍｍ以下の微小端．子ピノチにおいても優れ
たリード端子強度を有しておシ、マザー基板へのはんだ
付け後の実装信頼性が高い。

第２として、ｓｏｐタイプに代表される従来のデュアル
・インライン形の面実装形ネットワーク電子部品の欠点
であった配線自由度の低下が解消される点と、ｓｏｐ形
ＩＣ，ＱＦＰ形ＩＣ，面実装形Ｉ／Ｏコネクタ等、周辺
電子部品の微小端子ピンチ化に対応して端子ピッチを微
小化できるだめ、相互接続配線パターンが簡素化され、
実装密度が大幅に向上する。

第３として、リード端子のマザー基板はんだ付け部が基
板底部において少なくとも片側、もしくは両側に突出し
た構造であるため、マウンタ等による部品実装時の製品
倒れが発生しに＜＜、基板縦形実装にもかかわらず、自
立性に優れている。

実施例 以下、本発明について図面を参照しながら、詳細に説明
する。

（実施例１） 第１図は本発明の第１の実施例における並列形抵抗ネッ
トワークを示すものである。第１図ａは斜視図を示して
おり、一部オーバーコート材を除去した内部構造を合せ
て示している。第１図ｂは断面図を示し、第１図Ｃは上
記製品の配線図を示すものである。第１図において、１
は絶縁基板を示しており、９６係アルミナ等の無機系セ
ラぱツク基板を一般的に使用している。２は配線用導体
を示し、λｇ系，　ＡｇＰｄ系，Ｃｕ系，Ａｕ系等の厚
膜導体ペーストが一般的に使用される。３は端子用導体
を示し、配線用導体２と同様の材料を使用している。４
は抵抗体であり、Ｒｕ０２系抵抗ペースト、あるいはＮ
２焼成可能なその他の厚膜抵抗ペーストが用いられる。

６はオーバーコート材を示し、レーザトリミングによっ
て抵抗値修正された後に端子用導体３と基板端面を除い
た部分に全体的に被覆される。上記オーバーコート材５
には４５０〜５００℃焼成の低融点ガラスペーストまた
は、エポキシ系，シリコン系の樹脂系コーティング材脱
水縮合反応を利用した無機系コーティング材等が使用さ
れる。６はリード端子を示しており、端子用導体３とは
んだ７で接合される。はんだ７はプリント基板上に実装
される際のりフロー工程等で再溶融しないように２８０
℃以上の高温はんだが一般的に使用される。

次に第２図を参照しながら、本発明の第１の実施例にお
けるリード端子構造について、さらに詳しく説明する。

第２図λは本発明の第１の実施例におけるリード端子構
造を示すものである。本発明のリード端子は、１本のリ
ード端子につき合計６箇所で曲げ加工して得られる。第
２図乙において、８は擬似コの字形の基板保持部を示し
ており、凹部に素体基板１１が挿入される。９は約１８
００の折り返し部を示しており、素体基板表面及び裏面
の端子用導体３上に相当する所定距離において曲げ加工
を施こしたものである。１ｏはマザー基板用はんだ付け
部を示しており、素体基板１１の端面を底部としてリー
ド端子７の両端が底部近傍の表面・裏面２箇所において
約９０°の角度で曲げ加工され、底部表面とほぼ平行し
て基板両側に突出した部分を形成している。なお、本発
明によるネットワーク電子部品のリード端子構造は第２
図ｂに示すように折り返し部９の内径に適度なＲを確保
してもよいし、マザー基板用はんだ付け部１ｏに対して
、基板保持部８が浮いた構造を取ることでスタンドオフ
寸法を確保してもよい。また第２図Ｃのように折り返し
部９は１８０°以下であってもよい。また、第２図ｄの
ように折り返し、部９とマザー基板用はんだ付け部１０
は、片側だけで構成されてもよい。

以上、説明した本実施例における並列形抵抗ネットワー
クの使用例として、ディジタル回路用のプルアップ抵抗
回路の一例を示したものが第３図である。第３図におい
て１２はプリント基板、１３はＱＦＰ形ＩＣ，１４は並
列形抵抗ネットワーク、１６は面実装形Ｉ／Ｏ用コネク
タ、１６はプリント基板の配線パターンを示している。

ＱＦＰ形工Ｃ１３、並列形抵抗ネットワーク１４、Ｉ／
Ｏ用コネクタ１６の端子ピッチはそれぞれ１０ｍｍピッ
チと等しくなっているため、直線的な配線パターンによ
る回路形成が可能となシ、第２の従来例におけるＳＯＰ
形抵抗ネットワークと比較して配線占有面積が大幅に縮
小する。更Ｋ素体基板を縦形にしてマウントするため、
製品自体の占有面積もＳＯＰ形抵抗ネットワークと比較
して５０％以下となるため、配線占有面積の縮小効果と
合せて実装密度が大幅に向上する。また、第１の従来例
における並列形ＳＩＰ抵抗ネットワークと比較して、ス
ト，パ一部寸法、外装樹脂厚等がなくなるため製品高さ
寸法が縮小され、低背化されている。技術的には、素体
基板高さ寸法を２ｎ＋ｍ以下に抑えることは、量産製造
上問題がなく、リード材厚み寸法を加えても、製品高さ
２．５１１１ｍＭ＆”を実現し得る。

以上のように本実施例の並列形抵抗ネットワークは、高
密度実装性に優れ、かつ低背形面実装部品であるだめ、
従来技術の課題を十分に解決しうるものである。

なお、本実施例においては、厚膜材料を導体，抵抗体と
して使用しているが、蒸着またはスパッタリング等によ
って製作される薄膜素子であってもよい。まだ、絶縁基
板，導体，抵抗体は樹脂系材料を匣用してもよい。また
、本実施例は抵抗ネットワークについて説明したが、そ
の他の受動素子あるいは能動素子を内蔵しても、同様な
効果が得られることは言うまでもない。

（実施例２） 次に第２の実施例として割りスナップ加工を施こしたリ
ード端子による面実装形ネットワーク電子部品について
図面を参照しながら説明する。第４図は第２の実施例に
おける並列形抵抗ネットワークを示すものである。第４
図ａは斜視図を示しておシ、第４図ｂは断面図を示して
いる。第４図において素体基板１７は、第１の実施例と
同様の材料及び製造工程により、作製されている。１８
はリード端子を示しており、本実施例においては割りス
ナップ加工を施こしたリード材を用いて、所定の曲げ・
切断工程を施こすことにより、形成されている。リード
端子１８と素体基板上の端子用導体３がはんだ７により
電気的，機械的に接合されて並列形抵抗ネットワークは
構成される。

次に本実施例のリード端子について、第６図を参照しな
がら、詳しく説明する。第６図ａは本発明の第２の実施
例におけるリード端子材料に割りスナノプ加工を施こし
たリード端子素材１８′を示す図である。リード端子用
の金属板材を打抜き成形した後、リード端子長手方向に
平行した１本の割りスナップ＠１９と、リード端子側面
から前記割りスナップ線に垂直方向に接する割りスナッ
プ線２０があらかじめ形成されている。

上記、ｕ′リリスナップ線の形成されたリード端子素材
１８′は、第６図ｂに示すように割りスナノプ線２０に
よって分割された部分を先端として、前記先端近傍部に
て２〜３０°の所定角度で曲げ加工される。この曲げ加
工により、後工程における基板挿入を容易に行うもので
ある。第６図Ｃは、素体基板１７の板厚にほぼ等しい間
隔をおいて、約９０゜の角度で曲げ加工を施こした２本
の縦形ツメ部２２ａと、水平リード部２２ｂとによって
構成される擬似コの字形の基板保持部２２が形成し、リ
ード端子１８とした状態を示している。第５図Ｃにおい
て、２３はマザー基板用はんだ付部を示している。第５
図Ｃのようにリード端子１８に素体基板１７が挿入され
た後、基板上の端子用導体３と縦形ツメ部２；２Ｌがは
んだで接続される。なお、リード端子１８としては、第
５図ｄに示すように水平リード部２２ｂとはんだ付部２
３との境界部分に曲げ加工部２５を形成することにより
、基板底部と実装されるマザー基板とのスタンド・オフ
寸法を確保する場合もある。

また、前記リード端子素材１８′は第５図ｅに示すよう
にリード端子長手方向に平行した２本の割りスナソデ線
１９．２１と前記割りスナップ線１　９　．　２１に垂
直に接する割りスナップ線２ｏとの３本の割りスナップ
線を形成してもよい。

以上、説明した本実施例における並列形抵抗ネットワー
クは、第１の実施例と同様、基板縦形実装でかつ面実装
用リード端子を用いることにより、リード端子ピッチの
縮小化と、部品専有面積の縮小化が実現される。更にシ
ングル・インライン形のリード端子であるため、配線自
由度がデュアル・インライン形に比べて大きく、マザー
基板実装時の周辺部品との接続配線面積が大幅に縮小さ
れる。

また、従来のＳＩＰ形抵抗ネットワークに比べて、リー
ド端子のストッパ一部寸法・外装樹脂塗膜厚寸法がなく
なるため、低背化が容易である。

（実施例３） 第６図は本発明の第１の実施例による面実装形ネットワ
ーク電子部品に使用されるリード端子連の一実施例を示
す図である。第６図ａは金属板材を打抜き成型あるいは
エソチング等により成形したリード端子連素材を示して
いる。前記リード端子連素材は２本の平行したタイバー
部２θと、タイバー部２６よシ垂直に伸びた複数本のリ
ード端子部２７とで構成されている。第６図ｂは前記リ
ード端子連素材を短冊状にカットした後曲げ加工を施こ
したリード端子連を示しており、約９ｏ０の角度で２箇
所の曲げ加工を施こすことにょシ得られる擬似コの字形
の凹部２８と、この凹部２８に連続して設けた２箇所の
約１８００の折り返し部２９と、この折り返し部２９に
連続してこの外側に設けた２箇所の約９０°の曲げ加工
部３０とがそれぞれのリード端子部２了について形成さ
れている。

第６図Ｃは上記リード端子連の擬似コの字形の凹部２８
に電子部品の素体基板３１を一括して挿入した状態を示
す図である。第６図Ｃのようにリード端子部２７の凹部
２８に挿入された電子部品の素体基板３１は短冊状のま
まで、はんだ付け工程、捺印マーキング工程等で所定の
加工が行われ、この後リード端子切断部３２においてリ
ード端子部２７を切断することにより第１の実施例で説
明した面実装形ネットワーク電子部品が完成する。前記
のタイバー部２６によって、連続した複数本のリード端
子連を用いることにより、製造作業の簡素化・自動化が
容易となる。また、タイバー部２６によってリード端子
ピッチが規制された状態で曲げ加工・基板挿入・はんだ
付け・リード切断が行われるため、リード端子ピッチ精
度が向上する。

なお、本実施例は平行した２本のタイバー部２６を使用
しているが、１本のタイバー部に対して各リード端子が
垂直に連続的に並んだ連続フープ状のリード端子連であ
ってもよい。

（実施例４） 第７図は、本発明の第２の実施例による面実装形ネット
ワーク電子部品に使用されるリード端子連の他の実施例
を示す図である。第７図ａは、金属板材を打抜き成型あ
るいはエッチング等により成形したリード端子連素材を
示している。前記リード端子連素材は、２本の平行した
タイバー部２６とタイバー部２６よシ垂直に伸びた複数
本のリード端子部２７とで構成されており、以上は実施
例３と同様の構成である。本実施例においては、リード
端子部２７の中央部の幅がマザー基板のはんだ付け部に
相当する幅よりも、太くなっており、この部分に割りス
ナップ３３が形成されている。

第７図ｂは前記リード端子連素材の割りスナップ３３に
沿って約９０の角度で曲げ加工を施こし、擬似コの字形
の凹部３４を形成したものである。

この凹部３４は、約９０の曲げ加工で立上った縦形ツメ
部３ｊＬＬと水平リード部３４ｂとによって構成されて
いる。第７図Ｃは上記リード端子連の擬似コの字形凹部
３４に電子部品用素体基板３１を一括して挿入した状態
を示す図である。本実施例で述べたリード端子連は、実
施例３におけるリ−ド端子連と同様、製造作業の簡素化
・自動化と、リード端子ピノチの精度向上を容易ならし
めるものである。なお、本実施例も平行した２本のタイ
バー部２６を使用しているが、１本のタイバー部に対し
て各リード端子部が垂直に連続的に並んだ構造であって
もよい。また、一定長の長さで切断した短冊状であって
もよいし、連続フープ状であってもよい。

発明の効果 以上説明したように本発明による面実装形ネットワーク
電子部品は、第１にリード端子の微小ピッチ化が容易で
あり、かつ、シングル・インライン形であるためプリン
ト基板実装時の配線自由度が高く、配線パターンの簡素
化によって、配線占有面積が大幅に縮小される。第２に
従来の挿入形Ｓ工Ｐネットワーク電子部品に比べて低背
化されており、プリント基板上の全部品が面実装化され
た高密度薄形機器に最適である。第３に、リード端子が
基板底部において少なくとも片側あるいは両側に突出し
た構造であるため、マウンタによる部品実装時の製品倒
れが発生しにくい点と、リード端子を介してプリント基
板とはんだ接続されるため、応力吸収が効果的に働きプ
リント基板実装時のはんだ付け信頼性が高い点等、その
実用的効果は大なるものがある。

【図面の簡単な説明】

第１図ａは本発明の第１の実施例における並列形抵抗ネ
ットワークの斜視図、第１図ｂは同断面図、第１図Ｃは
同配線図、第２図ａは、本発明の第１の実施例における
リード端子構造を示す側面図、第２図ｂ，ｃ，ｄは他の
実施例におけるリード端子構造を示す側面図、第３図は
本発明の第１の実施例における並列形抵抗ネットワーク
の使用例を示す平面図、第４図ａは本発明の第２の実施
例における並列形抵抗ネットワークの斜視図、第４図ｂ
は同断面図、第６図ａは本発明の第２の実施例における
リード端子素材を示す平面図、第６図ｂ，ｃ，ｄは曲げ
加工工程を示す側面図、第５図ｅは他の実施例における
リード端子素材を示す平面図、第６図は、本発明の面実
装形ネットワ−ク電子部品Ｋ使用されるリード端子連の
一実施例を示す斜視図、第７図は本発明の面実装形ネッ
トワーク電子部品に使用されるリード端子連の他の実施
例を示す斜視図、第８図はディジタル回路用のプルアッ
プ抵抗回路の一例を示す回路図、第９図＆は従来の並列
形ＳＩＰ抵抗ネットワークの一例を示す斜視図、第９図
ｂは同配線図、第１０図は従来の並列形ＳＩＰ抵抗ネッ
トワークの使用例を示す斜視図、第１１図ａは従来の並
列形ｓｏｐ抵抗ネットワークの上面図、第１１図ｂは同
断面図、第１１図Ｃは同配線図、第１２図は従来の並列
形ｓｏｐ抵抗ネットワークの使用例を示す平面図である
。 １・・・・・・絶縁基板、２・・・・・・配線用導体、
３・・・・・・端子用導体、４・・・・・・抵抗体、６
・・・・・・オーバーコート材、６，１８・・・・・・
リード端子、７・・・・・・はんだ、８，２２・・・・
・・基板保持部、９，２９・・・・・・折り返し部、１
０，２３・・・・・・マザー基板用はんだ付け部、１１
，１７・・・・・・素体基板、１９・・・・・・第１の
割りスナップ線、２ｏ・・・・・・第２の割りスナップ
線、２１・・・・・・第３の割りスナップ線、２６・・
・・・・タイバー部、２７・・・・・・リード端子部、
２８．３４・・・・・・凹部、３０・・・・・・曲げ加
工部、３３・・・・・・割りスナップ線、３４ａ・・・
・・・縦形ツメ部、３４ｂ・・・・・・水平リード部。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第 図 鶴 第 図 図 ／≦ ｌ グー−−＋ＪＬＫ 第 図 ２／７ 第 第 図 図 Ｖｃｃ． 第 図 第 図 ／ ど，？４！乙７３７ 第１０図 第１１図

Claims (5)

【特許請求の範囲】
1. （１）　絶縁基板に導体及び抵抗・コンデンサ・コイル
   等の受動素子等を形成した素体基板と、この素体基板の
   端子用導体に接続されるリード端子とを有し、前記リー
   ド端子は、素体基板表面，素体基板裏面，素体基板端面
   の３方向より基板を保持する擬似コの字形の基板保持部
   と、前記素体基板端面を底部としてこの底部表面とほぼ
   平行に素体基板の少なくとも片側に突出したマザー基板
   用はんだ付け部とを設けたものであるネットワーク電子
   部品。
2. （２）　リード端子は、素体基板の板厚にほぼ等しい間
   隔をおいて約９０°の角度で２箇所の曲げ加工を施こす
   ことにより得られる擬似コの字形の基板保持部と、素体
   基板の端子用導体上に相当する所定距離において少なく
   とも１箇所の約１８０°の折り返し部を有しかつ前記素
   体基板端面を底部として底部表面とほぼ平行に素体基板
   の少くとも片側に突出したマザー基板用はんだ付け部と
   を設けたものである請求項１記載のネットワーク電子部
   品。
3. （３）　リード端子は、割りスナップ加工によって分割
   し曲げ加工を施して形成した２本の縦形ツメ部と水平リ
   ード部とによって構成された擬似コの字形の基板保持部
   と、素体基板端面を底部として底部表面とほぼ平行に素
   体基板の少くとも片側に突出したマザー基板用はんだ付
   け部とを設けたものである請求項１記載のネットワーク
   電子部品。
4. （４）　少なくとも１本のタイバー部と、このタイバー
   部より垂直に伸びた複数本のリード端子部とを有し、前
   記リード端子部に約９０°の角度で２箇所の曲げ加工を
   施こすことにより擬似コの字形の凹部を設け、かつその
   凹部に連続して２箇所の折り返し部を設けると共に、そ
   の折り返し部の外側に２箇所の約９０°の曲げ加工を施
   こしたことを特徴とする電子部品用リード端子連。
5. （５）少なくとも１本のタイバー部と、このタイバー部
   より垂直に伸びた複数本のリード端子部とを有し、前記
   リード端子部に、割りスナップ加工によって分割し約９
   ０°の角度で曲げ加工を施こし形成される２本の縦形ツ
   メ部と水平リード部とによって構成された擬似コの字形
   の凹部を設けたことを特徴とする電子部品用リード端子
   連。