JPH02132915A - ２値化回路 - Google Patents
２値化回路Info
- Publication number
- JPH02132915A JPH02132915A JP63285831A JP28583188A JPH02132915A JP H02132915 A JPH02132915 A JP H02132915A JP 63285831 A JP63285831 A JP 63285831A JP 28583188 A JP28583188 A JP 28583188A JP H02132915 A JPH02132915 A JP H02132915A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- binarized
- window
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 241000286209 Phasianidae Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアナログ入力信号を２値化信号に変換する２
値化回路に関する。
値化回路に関する。
アナログ入力信号を２値化信号に変換する２値化回路は
、光カード等の光学的情報読み取り装置や、パターン認
識あるいはファクシミリ等の画像情報を取り扱う装置等
に用いられている。これらの装置において、２値化すべ
きアナログ入力信号は低い周波数から高い周波数まで広
範囲の帯域をもっている。
、光カード等の光学的情報読み取り装置や、パターン認
識あるいはファクシミリ等の画像情報を取り扱う装置等
に用いられている。これらの装置において、２値化すべ
きアナログ入力信号は低い周波数から高い周波数まで広
範囲の帯域をもっている。
従来、このようなアナログ入力信号を２値化信号に変換
する方法として、第５図Ａに示すようにアナログ入力信
号ａと予め設定した固定の基準値ｂとを比較して第５図
已に示すような２値化信号を得ることが知られている。
する方法として、第５図Ａに示すようにアナログ入力信
号ａと予め設定した固定の基準値ｂとを比較して第５図
已に示すような２値化信号を得ることが知られている。
しかし、この２値化方法では、アナログ入力信号ａの直
流分が変動して第５．図Ａに破線で示すようになると、
その２値化信号は第５図已に破線で示すようになり、正
確に２値化できないという欠点がある。このようなアナ
ログ入力信号ａの直流分の変動は、例えば光カードのよ
うな光学式記録媒体の読み取り装置にあっては、媒体表
面の指紋等の汚れや、読み取り光の光量低下等によって
生じる。
流分が変動して第５．図Ａに破線で示すようになると、
その２値化信号は第５図已に破線で示すようになり、正
確に２値化できないという欠点がある。このようなアナ
ログ入力信号ａの直流分の変動は、例えば光カードのよ
うな光学式記録媒体の読み取り装置にあっては、媒体表
面の指紋等の汚れや、読み取り光の光量低下等によって
生じる。
上記の欠点を解決するものとして、例えば特公昭６０−
１９７０９号公報には、第６図に示すように、２値化す
べきアナログ入力信号をローバスフィルタ１に供給して
直流分を抽出し、これを２値化の基準値として比較回路
２の一方の入力端に供給すると共に、この比較回路２の
他方の入力端に遅延回路３によりローパスフィルタｌで
の位相遅れを補償してアナログ入力信号を供給すること
によりこれを２値化するようにしたものが開示されてい
る。
１９７０９号公報には、第６図に示すように、２値化す
べきアナログ入力信号をローバスフィルタ１に供給して
直流分を抽出し、これを２値化の基準値として比較回路
２の一方の入力端に供給すると共に、この比較回路２の
他方の入力端に遅延回路３によりローパスフィルタｌで
の位相遅れを補償してアナログ入力信号を供給すること
によりこれを２値化するようにしたものが開示されてい
る。
また、特開昭５１−１２９１３１号公報には、第７図に
示すように、２値化すべきアナログ入力信号を比較回路
４の一方の人力端に供給すると共に、最大ピークホール
ド回路５及び最小ピークホールド回路６にそれぞれ供給
し、これら最大ピークホールド回路５及び最小ピークホ
ールド回路６から出力される最大値及び最小値の中点を
分圧回路７で検出して、これを２値化の基準値として比
較回路４の他方の人力端に供給することによりアナログ
入力信号を２値化するようにしたものが開示されている
。
示すように、２値化すべきアナログ入力信号を比較回路
４の一方の人力端に供給すると共に、最大ピークホール
ド回路５及び最小ピークホールド回路６にそれぞれ供給
し、これら最大ピークホールド回路５及び最小ピークホ
ールド回路６から出力される最大値及び最小値の中点を
分圧回路７で検出して、これを２値化の基準値として比
較回路４の他方の人力端に供給することによりアナログ
入力信号を２値化するようにしたものが開示されている
。
しかしながら、第６図に示したようにローパスフィルタ
１でアナログ入力信号の直流分を抽出して基準値を得る
場合には、ローバスフィルタ１のコンデンサの充放電に
よって間欠的に出力電位（基準値）が変化したり、同電
位が連続すると、安定に２値化することができないとい
う問題がある。例えば、第８図Ａに示すようにアナログ
入力信号ａが変化すると、ローパスフィルタ１によって
検出される直流分（基準値）は破線ｂで示すようになり
、その２値化信号は第８図已に示すようになって、破線
で示す正しい２値化信号が得られなくなる。
１でアナログ入力信号の直流分を抽出して基準値を得る
場合には、ローバスフィルタ１のコンデンサの充放電に
よって間欠的に出力電位（基準値）が変化したり、同電
位が連続すると、安定に２値化することができないとい
う問題がある。例えば、第８図Ａに示すようにアナログ
入力信号ａが変化すると、ローパスフィルタ１によって
検出される直流分（基準値）は破線ｂで示すようになり
、その２値化信号は第８図已に示すようになって、破線
で示す正しい２値化信号が得られなくなる。
また、第７図に示したようにアナロク入力信号のピーク
値をホールドして分圧することにより基準値を得る場合
には、第９図八に示すようにアナログ入力信号ａの直流
分が変動すると、ホールドした最大値及び最小値が次に
それらのホールド値を超えるまで保持されるため、分圧
値（基準値）ｂがアナログ入力信号ａの直流分の変動に
追従せず、このためのその２値化信号は第９図Ｂに実線
で示すようになり、破線で示す正しい２渣化信号が得ら
れないという問題がある。
値をホールドして分圧することにより基準値を得る場合
には、第９図八に示すようにアナログ入力信号ａの直流
分が変動すると、ホールドした最大値及び最小値が次に
それらのホールド値を超えるまで保持されるため、分圧
値（基準値）ｂがアナログ入力信号ａの直流分の変動に
追従せず、このためのその２値化信号は第９図Ｂに実線
で示すようになり、破線で示す正しい２渣化信号が得ら
れないという問題がある。
更に、従来の他の２値化回路として、特開昭６３−７０
９６９号公報において、第ｌＯ図Ａに示すような２値化
すべきアナログ入力信号を１階微分及び２階微分してそ
れぞれ第１０図Ｂ及びＣに示す微分波形を得、これら微
分波形をそれぞれ第１０図Ｄ及びＥに示すように２値化
波形に変換すると共に、１階微分波形の２値化波形（第
１０図Ｄ）からゲート信号を得、このゲート信号により
２階微分波形の２値化波形（第１０図Ｅ）をゲートして
、アナログ入力信号（第１０図Ａ）の２値化信号を得る
ようにしたものが提案されいる。しかし、この２値化回
路においては、アナログ入力信号に第１０図Ａに符号イ
で示すような雑音等の高周波成分があると、その微分波
形も現れてしまう。このため、正しい微分波形が得られ
ず、アナログ入力信号を正確に２値化できないという問
題がある。また、アナログ入力信号に第１０図Ａに符号
口で示すような低周波成分があると、この部分では微分
信号は常に零電位のまま変化しないため、わずかな雑音
で誤動作してしうという問題もある。
９６９号公報において、第ｌＯ図Ａに示すような２値化
すべきアナログ入力信号を１階微分及び２階微分してそ
れぞれ第１０図Ｂ及びＣに示す微分波形を得、これら微
分波形をそれぞれ第１０図Ｄ及びＥに示すように２値化
波形に変換すると共に、１階微分波形の２値化波形（第
１０図Ｄ）からゲート信号を得、このゲート信号により
２階微分波形の２値化波形（第１０図Ｅ）をゲートして
、アナログ入力信号（第１０図Ａ）の２値化信号を得る
ようにしたものが提案されいる。しかし、この２値化回
路においては、アナログ入力信号に第１０図Ａに符号イ
で示すような雑音等の高周波成分があると、その微分波
形も現れてしまう。このため、正しい微分波形が得られ
ず、アナログ入力信号を正確に２値化できないという問
題がある。また、アナログ入力信号に第１０図Ａに符号
口で示すような低周波成分があると、この部分では微分
信号は常に零電位のまま変化しないため、わずかな雑音
で誤動作してしうという問題もある。
この発明は、上述したような従来の問題点に着目してな
されたもので、２値化すべきアナログ入力信号の振幅、
周波数および直流分が変肋したり、また雉音を含んでい
てもこれら変動や雉音に！されることなくアナログ入力
信号を常に正確に２値化できるよう適切に構成した２値
化回路を提供することを目的とする。
されたもので、２値化すべきアナログ入力信号の振幅、
周波数および直流分が変肋したり、また雉音を含んでい
てもこれら変動や雉音に！されることなくアナログ入力
信号を常に正確に２値化できるよう適切に構成した２値
化回路を提供することを目的とする。
上記目的を達成するため、この発明では２値化すべきア
ナログ入力信号のレベルをサンプルホールドするサンプ
ルホールド手段と、そのサンプルホールドレベルを基準
に上限値及び下限値を設定する手段と、これら上限値及
び下限値と前記アナログ入力信号とを比較するウィンド
コンパレークと、このウインドコンパレータの出力に基
づいて前記アナログ入力信号の２（ａ化信号を出力する
と共に、前記サンプルホールド手段の制御信号を出力す
る論理判定手段とを設ける。
ナログ入力信号のレベルをサンプルホールドするサンプ
ルホールド手段と、そのサンプルホールドレベルを基準
に上限値及び下限値を設定する手段と、これら上限値及
び下限値と前記アナログ入力信号とを比較するウィンド
コンパレークと、このウインドコンパレータの出力に基
づいて前記アナログ入力信号の２（ａ化信号を出力する
と共に、前記サンプルホールド手段の制御信号を出力す
る論理判定手段とを設ける。
すなわち、この発明ではサンプルホールド手段により２
値化すべきアナログ入力信号のレベルをサンプルホール
ドし、そのホールドレベルを基準に設定手段において後
段のウインドコンパレータにおけるウインド幅を決定す
る上限値および下限値を設定する。また、ウインドコン
パレークには２値化すべきアナログ入力信号を供給して
ウインド幅と比較し、その比較結果を論理判定手段に供
給する。論理判定手段においては、ウインドコンパレー
タからアナログ入力信号がウインド幅を超える信号が出
力されたときは２値化信号として「１」を出力させ、ウ
インド幅内にある信号が出力されたときは直前の２値化
信号を保持して出力させ、またウインド幅を下回る信号
が出力されたときは２値化信号として「０」を出力させ
ると共に、２値化信号としてｒｌｊまたは「０」が出力
された時点で、サンプルホールド手段の制御信号として
サンプルホールドタイミング信号を出力させ、これによ
り該時点でのアナログ入力信号のレベルを新たにホール
ドして上記と同様の動作を行わせる。このように構成す
ることにより、２値化すべきアナログ入力信号の振幅、
周波数および直流分が変動しても、また雑音を含んでい
ても、これら変動や雑音に影響されることなく、アナロ
グ入力信号を常に正確に２値化することが可能となる。
値化すべきアナログ入力信号のレベルをサンプルホール
ドし、そのホールドレベルを基準に設定手段において後
段のウインドコンパレータにおけるウインド幅を決定す
る上限値および下限値を設定する。また、ウインドコン
パレークには２値化すべきアナログ入力信号を供給して
ウインド幅と比較し、その比較結果を論理判定手段に供
給する。論理判定手段においては、ウインドコンパレー
タからアナログ入力信号がウインド幅を超える信号が出
力されたときは２値化信号として「１」を出力させ、ウ
インド幅内にある信号が出力されたときは直前の２値化
信号を保持して出力させ、またウインド幅を下回る信号
が出力されたときは２値化信号として「０」を出力させ
ると共に、２値化信号としてｒｌｊまたは「０」が出力
された時点で、サンプルホールド手段の制御信号として
サンプルホールドタイミング信号を出力させ、これによ
り該時点でのアナログ入力信号のレベルを新たにホール
ドして上記と同様の動作を行わせる。このように構成す
ることにより、２値化すべきアナログ入力信号の振幅、
周波数および直流分が変動しても、また雑音を含んでい
ても、これら変動や雑音に影響されることなく、アナロ
グ入力信号を常に正確に２値化することが可能となる。
第１図はこの発明の一実施例を示すブロック図、第２図
はその一例の具体的構成を示す回路図である。この２値
化回路は、サンプルホールド回路１１、ウインド幅設定
回路１２、ウインドコンパレータ１３および論理判定回
路１４を具える。２値化すべきアナログ入力信号（被２
値化信号）ｖ１、は、サンプルホールド回路１１および
ウインドコンパレータ１３にそれぞれ供給し、サンプル
ホールド回路１１において論理判定回路１４からのサン
プルホールドタイミング信号により被２値化信号の電圧
レベルをホールドして、そのホールド電圧ｖｌ｛をウイ
ント幅設定回路１２に供給するようにする。ウインド幅
設？回路１２では、ホールド電圧Ｖ。を中心基準電圧と
して上限値電圧Ｖ，および下Ｙ艮値電圧Ｖ，を設定し、
これら設定電圧ＶＵ，ＶＬをウインド幅としてウインド
コンパレータ１３に供給するようにする。
はその一例の具体的構成を示す回路図である。この２値
化回路は、サンプルホールド回路１１、ウインド幅設定
回路１２、ウインドコンパレータ１３および論理判定回
路１４を具える。２値化すべきアナログ入力信号（被２
値化信号）ｖ１、は、サンプルホールド回路１１および
ウインドコンパレータ１３にそれぞれ供給し、サンプル
ホールド回路１１において論理判定回路１４からのサン
プルホールドタイミング信号により被２値化信号の電圧
レベルをホールドして、そのホールド電圧ｖｌ｛をウイ
ント幅設定回路１２に供給するようにする。ウインド幅
設？回路１２では、ホールド電圧Ｖ。を中心基準電圧と
して上限値電圧Ｖ，および下Ｙ艮値電圧Ｖ，を設定し、
これら設定電圧ＶＵ，ＶＬをウインド幅としてウインド
コンパレータ１３に供給するようにする。
また、ウインドコンパレータ１３においては、被２値化
信号ＶＩＭとウインド幅とを比較してその出力０１，０
■を論理判定回路１４に供給し、該論理判定回路１４に
おいてウインドコンパレータｌ３の出力０１＋０■に基
づいて２値化信号Ｖ。，Ｔを出力させると共に、サンプ
ルホールド回路１１にサンプルホールドタイミング信号
を出力させるようにする。
信号ＶＩＭとウインド幅とを比較してその出力０１，０
■を論理判定回路１４に供給し、該論理判定回路１４に
おいてウインドコンパレータｌ３の出力０１＋０■に基
づいて２値化信号Ｖ。，Ｔを出力させると共に、サンプ
ルホールド回路１１にサンプルホールドタイミング信号
を出力させるようにする。
第２図に示すように、サンプルホールド回路１ｌにはア
ナログスイッチ１５−１． １５−２、コンデンサ１
６およびオペアンプ１７を設け、アナログスイッチ１５
−１． １５−２を論理判定回路１４からのサンプルホ
ールドタイミング信号により制御して被２値化信号ＶＩ
Ｎの電圧レベルをコンデンサ１６にホールドし、このホ
ールド電圧に基づいてオペアンブ１７を経てウインド幅
設定回路ｌ２にホールド電圧ｖｌＩを出力させるように
する。また、ウインド幅設定回路１２にはウインド幅設
定用電源ＶＲＥＦｌ＋ ＶＲＥＦ２およびオヘアン７’
ｌ８−１． １８−２を、ウインドコンパレータ１３
にはコンパレータ１９−１． １９−２を設け、ウィ
ンド幅設定回路１２においてホールド電圧ＶＨを中心基
準電圧としてオペアンプ１８−１から上限値電圧ｖ８を
、オペアンプ１８−２から下限１直電圧ＶＬをそれぞれ
出力させ、これら上限１直電圧Ｖ，および下限値電圧ｖ
Ｌヲウインドコンパレータ１３のコンパレータ１９−１
の反転入力端およびコンパレータｌ９−２ノ非反転入力
端にそれぞれ供給するようにする。コンパレータｌ９−
１の非反転入力端およびコンパレータ１９−２の反転入
力端にはそれぞれ被２値化信号ＶＩＮを供給し、これら
コンパレータ１９−１． １９−２の出力０１，０。
ナログスイッチ１５−１． １５−２、コンデンサ１
６およびオペアンプ１７を設け、アナログスイッチ１５
−１． １５−２を論理判定回路１４からのサンプルホ
ールドタイミング信号により制御して被２値化信号ＶＩ
Ｎの電圧レベルをコンデンサ１６にホールドし、このホ
ールド電圧に基づいてオペアンブ１７を経てウインド幅
設定回路ｌ２にホールド電圧ｖｌＩを出力させるように
する。また、ウインド幅設定回路１２にはウインド幅設
定用電源ＶＲＥＦｌ＋ ＶＲＥＦ２およびオヘアン７’
ｌ８−１． １８−２を、ウインドコンパレータ１３
にはコンパレータ１９−１． １９−２を設け、ウィ
ンド幅設定回路１２においてホールド電圧ＶＨを中心基
準電圧としてオペアンプ１８−１から上限値電圧ｖ８を
、オペアンプ１８−２から下限１直電圧ＶＬをそれぞれ
出力させ、これら上限１直電圧Ｖ，および下限値電圧ｖ
Ｌヲウインドコンパレータ１３のコンパレータ１９−１
の反転入力端およびコンパレータｌ９−２ノ非反転入力
端にそれぞれ供給するようにする。コンパレータｌ９−
１の非反転入力端およびコンパレータ１９−２の反転入
力端にはそれぞれ被２値化信号ＶＩＮを供給し、これら
コンパレータ１９−１． １９−２の出力０１，０。
を論理判定回路１４に供給するようにする。
更に、論理判定回路ｌ４にはＲ−Ｓフリソプフロツプ２
０、ＯＲ回路２１、排他的ＯＲ回路２２を設け、ウィン
ドコンパレーク１３の出力０．， ０２をＲ−Ｓ フリ
ップフロツプ２０およびＯＲ回路２１に供給して、Ｒ−
Ｓ フリップフロツプ２０から２値化信号Ｖ。ＬＩＴを
出力させるようにすると共に、ＯＲ回路２１の出力に基
づいて排他的ＯＲ回路２２を介してサンプルホールド回
路１１のアナログスイッチ１５−１． １５−２にサ
ンプルホールドタイミング信号を供給するようにする。
０、ＯＲ回路２１、排他的ＯＲ回路２２を設け、ウィン
ドコンパレーク１３の出力０．， ０２をＲ−Ｓ フリ
ップフロツプ２０およびＯＲ回路２１に供給して、Ｒ−
Ｓ フリップフロツプ２０から２値化信号Ｖ。ＬＩＴを
出力させるようにすると共に、ＯＲ回路２１の出力に基
づいて排他的ＯＲ回路２２を介してサンプルホールド回
路１１のアナログスイッチ１５−１． １５−２にサ
ンプルホールドタイミング信号を供給するようにする。
以下、この実施例の動作を、第３図に示すフローチャー
トおよび第４図Ａ， Ｂに示す信号波形図を参照しな
がら説明する。
トおよび第４図Ａ， Ｂに示す信号波形図を参照しな
がら説明する。
時刻ｔ１において、サンプルホールド回路１１により被
２値化信号ＶＩＮがホールドされると、そのホールド電
圧ｖ８がウインド幅設定回路１２に供給されてこのホー
ルド電圧ｖＨを中心基準電圧とする上限値電圧Ｖ，およ
び下限値電圧Ｖ，が設定され、これによりウインドコン
パレータ１３において被２値化信号ＶＩＮが上限値電圧
Ｖ，と下限値電圧ν，とに挾まれたウインド幅に対して
、上限｛直電圧Ｖ，を超えているか、ウインド幅内にあ
るか、下限値電圧ＶＬより下回っているかが監視される
。この監視の結果、すなわちウインドコンパレータ１３
を構成する２つのコンパレータ１９−１． １９−２
の出力ＤＩ，０２の結果に応じて、論理判定回路１４か
ら２値化信号Ｖ。ＬＩ７が出力されると共に、サンプル
ホールドタイミング信号が出力される。
２値化信号ＶＩＮがホールドされると、そのホールド電
圧ｖ８がウインド幅設定回路１２に供給されてこのホー
ルド電圧ｖＨを中心基準電圧とする上限値電圧Ｖ，およ
び下限値電圧Ｖ，が設定され、これによりウインドコン
パレータ１３において被２値化信号ＶＩＮが上限値電圧
Ｖ，と下限値電圧ν，とに挾まれたウインド幅に対して
、上限｛直電圧Ｖ，を超えているか、ウインド幅内にあ
るか、下限値電圧ＶＬより下回っているかが監視される
。この監視の結果、すなわちウインドコンパレータ１３
を構成する２つのコンパレータ１９−１． １９−２
の出力ＤＩ，０２の結果に応じて、論理判定回路１４か
ら２値化信号Ｖ。ＬＩ７が出力されると共に、サンプル
ホールドタイミング信号が出力される。
ここで、論理判定回路ｌ４は、Ｖ，，＞Ｖ，のときは２
値化信号Ｖ。ＵＴとして「１」を出力し、ＶＬ ＜ＶＩ
Ｎ＜ＶＵのときは直前の２値化信号の状態をそのまま保
持してこれを２値化信号Ｖ。Ｕ，として出力し、またν
ＩＮ＜ＶＬのときは２値化信号Ｖ。，ＴとしてｒＬを出
力する。したがって、第４図Ａ，已において時刻１，か
らｔ２に至る期間では、被２値化信号ＬＮはウイン｝’
幅内（ＶＬ ＜ＶＩＮ ＜ＶＬＩ ） ｌ：あるので、
２値化信号Ｖ。ｕ７として「０」が保持されて出力され
る。その後、時刻ｔ２でυＩ Ｎ＞Ｖｔｌとなると、２
値化信号Ｖ。ＬＩＴは「１」になると同時に、この論理
判定回路１４からサンプルホールド回路１１にサンプル
ホールドタイミング信号が出力され、これによりホール
ド電圧ｖｌ｛が時刻ｔ２で新たにホールドされた被２値
化信号ＶＩＮの電圧レベルとなり、ウインド幅もこの新
たなホールド電圧ＶＨを基準に設定し直される。
値化信号Ｖ。ＵＴとして「１」を出力し、ＶＬ ＜ＶＩ
Ｎ＜ＶＵのときは直前の２値化信号の状態をそのまま保
持してこれを２値化信号Ｖ。Ｕ，として出力し、またν
ＩＮ＜ＶＬのときは２値化信号Ｖ。，ＴとしてｒＬを出
力する。したがって、第４図Ａ，已において時刻１，か
らｔ２に至る期間では、被２値化信号ＬＮはウイン｝’
幅内（ＶＬ ＜ＶＩＮ ＜ＶＬＩ ） ｌ：あるので、
２値化信号Ｖ。ｕ７として「０」が保持されて出力され
る。その後、時刻ｔ２でυＩ Ｎ＞Ｖｔｌとなると、２
値化信号Ｖ。ＬＩＴは「１」になると同時に、この論理
判定回路１４からサンプルホールド回路１１にサンプル
ホールドタイミング信号が出力され、これによりホール
ド電圧ｖｌ｛が時刻ｔ２で新たにホールドされた被２値
化信号ＶＩＮの電圧レベルとなり、ウインド幅もこの新
たなホールド電圧ＶＨを基準に設定し直される。
その後、時刻ｔ２からｔ３に至る期間では、ＶＬ ＜Ｖ
ｌ）Ｉ＜ＶＬＩ ニあるので２値化信号ＶＱＬＩＴ ハ
「１ｊのまま保持され、時刻ｔ３でＶＩＮ＜ＶＬ とな
ると２１直化信号Ｖ。，アは「０」となる。同時に、こ
の時刻ｔ３で論理判定回路１４からサンプルホールド回
路１１にサンプルホールド信号が供給されて被２値化信
号ＶＩＨの電圧レベルが新たにホールドされ、そのホー
ルド電圧ＶＨを基準にウィンド幅が設定し直される。
ｌ）Ｉ＜ＶＬＩ ニあるので２値化信号ＶＱＬＩＴ ハ
「１ｊのまま保持され、時刻ｔ３でＶＩＮ＜ＶＬ とな
ると２１直化信号Ｖ。，アは「０」となる。同時に、こ
の時刻ｔ３で論理判定回路１４からサンプルホールド回
路１１にサンプルホールド信号が供給されて被２値化信
号ＶＩＨの電圧レベルが新たにホールドされ、そのホー
ルド電圧ＶＨを基準にウィンド幅が設定し直される。
以後、時刻ｔ３からｔ，に至る期間では、ＶＬ ＜Ｖ，
Ｎ＜Ｖｕｉ：あるので２値化信号ＶＯｕＴは「０」のま
ま保持され、時刻ｔ４でＶｌ）ｌ＜ＶＬ となると２値
化信号Ｖ。，，として再度「０」が出力される。同時に
、この時刻し，で被２値化信号ｖｉｌｌの電圧レベルが
新たにホールドされ、そのホールド電圧ＶＨを基準にウ
インド幅が設定し直される。
Ｎ＜Ｖｕｉ：あるので２値化信号ＶＯｕＴは「０」のま
ま保持され、時刻ｔ４でＶｌ）ｌ＜ＶＬ となると２値
化信号Ｖ。，，として再度「０」が出力される。同時に
、この時刻し，で被２値化信号ｖｉｌｌの電圧レベルが
新たにホールドされ、そのホールド電圧ＶＨを基準にウ
インド幅が設定し直される。
その後、時刻ｔ４からｔ５に至る期間では、ＶＬ ＜Ｖ
ＩＮ＜Ｖｌｌ ！：あるので２値化信号νＯＩＩＴは「
０」のまま保持され、時刻ｔ，でＶ，，Ｉ＞Ｖ，となる
と２｛直化信号Ｖ。，Ｔは「１」となる。同時に、この
時刻ｔ５て被２値化信号ＶＩＮの電圧レベルが新たにホ
ールドされ、そのホールド電圧ＶＨを基準にウインド幅
が設定し直される。
ＩＮ＜Ｖｌｌ ！：あるので２値化信号νＯＩＩＴは「
０」のまま保持され、時刻ｔ，でＶ，，Ｉ＞Ｖ，となる
と２｛直化信号Ｖ。，Ｔは「１」となる。同時に、この
時刻ｔ５て被２値化信号ＶＩＮの電圧レベルが新たにホ
ールドされ、そのホールド電圧ＶＨを基準にウインド幅
が設定し直される。
以後、同様にしてウインドコンパレータ１３ノ出力に基
づいて２値化信号Ｖ。Ｕ１が出力されると共に、被２値
化信号Ｖｌ）Ｉのサンプルホールドおよびそのホールド
電圧を基準とするウインド幅の設定動作が行われること
により、第４図Ａに示す被２値化信号ＶＩＮに対して第
４図已に示すような２１直化信号Ｖ。Ｕ，が得られる。
づいて２値化信号Ｖ。Ｕ１が出力されると共に、被２値
化信号Ｖｌ）Ｉのサンプルホールドおよびそのホールド
電圧を基準とするウインド幅の設定動作が行われること
により、第４図Ａに示す被２値化信号ＶＩＮに対して第
４図已に示すような２１直化信号Ｖ。Ｕ，が得られる。
このように、この実施例によれば被２慎化信号ＶＩＮの
直流分の変動を常時ウインドコンパレータにより監視し
、その監視結果に基づいて論理判定回路１４から２値化
信号Ｖ。Ｕ，を出力させると共に、サンプルホールド回
路１１へサンプルホールドタイミング信号を出力させて
被２値化信号ｖｒＮをサンプルホールドし、そのホール
ド電圧ＶＨを基準にウインド幅の設定を変更するように
したので、被２値化信号ＶＩＨに振幅、周波数および直
流分の変動があっても、また雑音が含まれていても、こ
れら変動や雑音に影響されることなく、被２値化信号Ｖ
ＩＮを常に正確に２値化信号に変換することができる。
直流分の変動を常時ウインドコンパレータにより監視し
、その監視結果に基づいて論理判定回路１４から２値化
信号Ｖ。Ｕ，を出力させると共に、サンプルホールド回
路１１へサンプルホールドタイミング信号を出力させて
被２値化信号ｖｒＮをサンプルホールドし、そのホール
ド電圧ＶＨを基準にウインド幅の設定を変更するように
したので、被２値化信号ＶＩＨに振幅、周波数および直
流分の変動があっても、また雑音が含まれていても、こ
れら変動や雑音に影響されることなく、被２値化信号Ｖ
ＩＮを常に正確に２値化信号に変換することができる。
以上述べたように、この発明によれば２値化すべきアナ
ログ入力信号のレベルをサンプルホールドして、そのホ
ールドレベルを基準にウインドコンバレータにおけるウ
インド幅を設定してアナログ入力信号と比較し、その比
較結果に基づいて２値化信号を出力させると共に、アナ
ログ入力信号のサンプルホールド動作を制御するように
したので、アナログ入力信号の振幅、周波数および直流
分が変動しても、また雑音が含まれていても、これら変
動や雑音に影響されることなく、アナログ入力信号を常
に正確に２値化することができる。
ログ入力信号のレベルをサンプルホールドして、そのホ
ールドレベルを基準にウインドコンバレータにおけるウ
インド幅を設定してアナログ入力信号と比較し、その比
較結果に基づいて２値化信号を出力させると共に、アナ
ログ入力信号のサンプルホールド動作を制御するように
したので、アナログ入力信号の振幅、周波数および直流
分が変動しても、また雑音が含まれていても、これら変
動や雑音に影響されることなく、アナログ入力信号を常
に正確に２値化することができる。
第１図はこの発明の一実施例を示すブロック図、第２図
はその一例の具体的構成を示す回路図、第３図は第１図
の動作を説明するためのフローチャート、 第４図ＡおよびＢは同じく信号波形図、第５図、第６図
、第７図、第８図Ａ， Ｂ，第９図Ａ， Ｂおよび第
１０図Ａ−Ｅは従来の技術を説明するための図である。 １１・・・サンプルホールド回路 １２・・・ウインド幅設定回路 １３・・・ウインドコンパレータ １４・・・論理判定回路
はその一例の具体的構成を示す回路図、第３図は第１図
の動作を説明するためのフローチャート、 第４図ＡおよびＢは同じく信号波形図、第５図、第６図
、第７図、第８図Ａ， Ｂ，第９図Ａ， Ｂおよび第
１０図Ａ−Ｅは従来の技術を説明するための図である。 １１・・・サンプルホールド回路 １２・・・ウインド幅設定回路 １３・・・ウインドコンパレータ １４・・・論理判定回路
Claims (1)
- １、２値化すべきアナログ入力信号のレベルをサンプル
ホールドするサンプルホールド手段と、そのサンプルホ
ールドレベルを基準に上限値及び下限値を設定する手段
と、これら上限値及び下限値と前記アナログ入力信号と
を比較するウインドコンパレータと、このウインドコン
パレータの出力に基づいて前記アナログ入力信号の２値
化信号を出力すると共に、前記サンプルホールド手段の
制御信号を出力する論理判定手段とを具える２値化回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285831A JPH02132915A (ja) | 1988-11-14 | 1988-11-14 | ２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285831A JPH02132915A (ja) | 1988-11-14 | 1988-11-14 | ２値化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02132915A true JPH02132915A (ja) | 1990-05-22 |
Family
ID=17696645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285831A Pending JPH02132915A (ja) | 1988-11-14 | 1988-11-14 | ２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02132915A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008523716A (ja) * | 2004-12-13 | 2008-07-03 | アレグロ・マイクロシステムズ・インコーポレーテッド | 追跡および保持ピーク検出器回路 |
-
1988
- 1988-11-14 JP JP63285831A patent/JPH02132915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008523716A (ja) * | 2004-12-13 | 2008-07-03 | アレグロ・マイクロシステムズ・インコーポレーテッド | 追跡および保持ピーク検出器回路 |
| JP4891916B2 (ja) * | 2004-12-13 | 2012-03-07 | アレグロ・マイクロシステムズ・インコーポレーテッド | 追跡および保持ピーク検出器回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06224761A (ja) | 自動レンジ制御を備えるアナログ／ディジタル変換器回路 | |
| JPS6291022A (ja) | Ａ／ｄ変換器用クロック整形回路 | |
| JPS63257330A (ja) | 各種レベルを有する信号のａ／ｄ変換回路装置 | |
| JPH01105362A (ja) | 記憶情報読出回路 | |
| US5334930A (en) | Peak detection circuit | |
| KR101702842B1 (ko) | 아날로그/디지털 변환 동안 오프셋, 오프셋 드리프트, 및 1/f 잡음을 억제시키기 위한 회로 어레인지먼트, 아날로그/디지털 컨버터, 그래디언트 증폭기, 및 방법 | |
| KR100255504B1 (ko) | 지능형포락선검출기를사용한신호이득조절장치및방법 | |
| US6191639B1 (en) | Gating circuit for analog values | |
| KR100548528B1 (ko) | 아날로그/디지털 변환기 | |
| JPH07135453A (ja) | 信号変換装置 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2002330259A (ja) | 広ダイナミック信号中間処理回路 | |
| US4282482A (en) | Method and apparatus for phase detection having a narrow dead band and a linear output | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| KR0119811Y1 (ko) | 다중모드모니터의 모드판별회로 | |
| JPH04335733A (ja) | Ｆｓｋ信号受信回路 | |
| JPH02305149A (ja) | ディジタル信号復号回路 | |
| JPH0829458A (ja) | アナログ／ディジタル変換回路 | |
| JPS61255478A (ja) | 信号識別回路 | |
| JPH0528832Y2 (ja) | ||
| JPS6153800B2 (ja) | ||
| CN115877073A (zh) | 峰值电压检测电路及峰值电压检测方法 | |
| JPS63128811A (ja) | 信号２値化回路 | |
| JPS63217752A (ja) | 搬送波検出器 | |
| JPH04317213A (ja) | 波形整形器 |